中心控制器晶振电路设计 - LED智能照明系统电路模块设计 —电路图天天读（73）

　　晶振电路设计

　　在STM32中，三种不同的时钟源可被用来驱动系统时钟（SYSCLK）：HSI振荡器时钟、HSE振荡器时钟和PLL时钟。高速外部时钟信号（HSE）由以下两种时钟源产生：HSE外部晶体／陶瓷谐振器和HSE用户外部时钟。HSI时钟信号由内部8MHz的RC振荡器产生，可直接作为系统时钟或在2分频之后作为PLL输入。LSE（低速外部时钟信号）晶体是一个32．768KHz的低速外部晶体或陶瓷谐振器。晶振电路如图3．5所示。

　　图3．5中心控制器晶振电路

　　左图为LSE时钟，它采用32．768kHz夕b部晶振，为实时时钟（RTC）提供一个低功耗且精确的时钟源。LSE晶体通过在备份域控制寄存器里的LSEON位启动和关闭。右图为HSE时钟，采用8MHz夕b部晶振，负载电容值根据所选晶振选取，为系统提供更为精确的主时钟。为了减少时钟输出的失真和缩短启动稳定时间，晶体和负载电容必须尽可能地靠近振荡器引脚。

　　JTAG电路设计

　　JTAG是一种国际标准测试协议（IEEEl 149．1兼容），主要用于芯片内部测试。现在多数高级器件都支持JTAG协议。JTAG g路如图3．6所示，这里使用的是20针JTAG接口。各引脚名称及功能如下：1脚为VTrefH标板参考电压，接电源；2脚为VCC电源；3脚为nTRST‘狈0试系统复位信号；5脚为TDI钡IJ试数据串行输入；7脚为TMS、狈IJ试模式选择；9脚为TCK测试时钟：1 1脚为RTCK测试时钟返回信号，不使用时可以直接接地；1 3脚为TDO测试数据串行输出；15脚为nSRSTg［标系统复位信号，与目标板上的系统复位信号（NRST）相连，；4、6、8、10、12、14、16、18、20脚为GND接地；17、19脚未定义。

　　图3．6中心控制器JTAG电路

　　为了避免任何未受控制的I／O电平，STM32F103VBT6；（EJTAG输入脚上嵌入了内部上拉和下拉。JINTRST（PB4）内部上拉，JTDI（PAl5）内部上拉，JTMS（PAl3）内部上拉，JTCK（PAl4）内部下拉。（JTAG IEEE标准建议对TDI、TMS和nTRST上拉，而对TCK没有特别建议，但在STM32F 1 03VBT6中，JTCK引脚带有下拉）。

　　R1、R2、R3均为下拉电阻，令系统复位以后，STM321为部JTAG接口使能，JTAG就可仿真调试。ARM通过JTAG电路与主机的并口连接，先下载程序到FLASHI勾再在器件内通过软件控制程序的运行，由JTAG接口读取片内信息供调试使用的方法进行开发。这种方式不需要仿真器和编程器，大大缩短了开发周期，降低了开发成本。

　　外围电路设计

　　STM32具有先进的内核结构和优秀的功耗控制，并且具有性能出众的片上外设。其USB接口可达12Mbit／s，USART接口高达4．5Mbit／s。它采用基于ARMv7．M体系结构的32位标准处理器Cortex．M3，是专门为微控制系统、工业控制系统和无线网络系统等功耗和成本敏感的嵌入式应用领域实现高系统性能设计的。

　　键盘电路设计

　　图3．7中心控制器键盘电路

　　本部分采用简单的矩阵式键盘设计，电路如图3．7所示，这样不仅减少I／O UI的占用，而且便于以后的扩展。这里采用行扫描法，进行按键识别。首先，判断键盘中有无键按下：将全部行线（KEY3、KEY4、KEY5）置低，然后检测列线（KEYl、KEY2）的状态。