信号完整性 (SI) 问题解决得越早,设计的效率就越高,从而可避免在电路板设计完成之后才增加端接器件。 SI 设计规划的工具和资源不少,本文探索信号完整性的核心议题以及解决 SI 问题的几种方法,在此忽略设计过程的技术细节。
1 、 SI 问题的提出
随着 IC 输出开关速度的提高,不管信号周期如何,几乎所有设计都遇到了信号完整性问题。即使过去你没有遇到 SI 问题,但是随着电路工作频率的提高,今后一定会遇到信号完整性问题。 信号完整性问题主要指信号的过冲和阻尼振荡现象,它们主要是 IC 驱动幅度和跳变时间的函数。也就是说,即使布线拓扑结构没有变化,只要芯片速度变得足够快,现有设计也将处于临界状态或者停止工作。我们用两个实例来说明信号完整性设计是不可避免的。
2 、设计前的准备工作
在设计开始之前,必须先行思考并确定设计策略,这样才能指导诸如元器件的选择、工艺选择和电路板生产成本控制等工作。就 SI 而言,要预先进行调研以形成规划或者设计准则,从而确保设计结果不出现明显的 SI 问题、串扰或者时序问题
3 、电路板的层叠
某些项目组对 PCB 层数的确定有很大的自主权,而另外一些项目组却没有这种自主权,因此,了解你所处的位置很重要。与制造和成本分析工程师交流可以确定电路板的层叠误差,这时还是发现电路板制造公差的良机
4 、串扰和阻抗控制
来自邻近信号线的耦合将导致串扰并改变信号线的阻抗。相邻平行信号线的耦合分析可能决定信号线之间或者各类信号线之间的“安全”或预期间距 ( 或者平行布线长度 ) 。
5 、重要的高速节点
延迟和时滞是时钟布线必须考虑的关键因素。因为时序要求严格,这种节点通常必须采用端接器件才能达到*佳 SI 质量。要预先确定这些节点,同时将调节元器件放置和布线所需要的时间加以计划,以便调整信号完整性设计的指针。
6 、SMT行业线路板设计规则
技术选择
不同的驱动技术适于不同的任务。信号是点对点的还是一点对多抽头的?信号是从电路板输出还是留在相同的电路板上?允许的时滞和噪声裕量是多少?作为信号完整性设计的通用准则,转换速度越慢,信号完整性越好。
7 、预布线阶段
预布线 SI 规划的基本过程是首先定义输入参数范围 ( 驱动幅度、阻抗、跟踪速度 ) 和可能的拓扑范围 ( *小 / *大长度、短线长度等 ) ,然后运行每一个可能的仿真组合,分析时序和 SI 仿真结果,*后找到可以接受的数值范围
8 、布线后
SI 仿真 一般来说, SI 设计指导规则很难保证实际布线完成之后不出现 SI 或时序问题。即使设计是在指南的引导下进行,除非你能够持续自动检查设计,否则,根本无法保证设计完全遵守准则,因而难免出现问题。
10 、模型的选择
关于模型选择的文章很多,进行静态时序验证的工程师们可能已经注意到,尽管从器件数据表可以获得所有的数据,要建立一个模型仍然很困难。
11 、未来技术的趋势
设想系统中所有输出都可以调整以匹配布线阻抗或者接收电路的负载,这样的系统测试方便, SI 问题可以通过编程解决,或者按照 IC 特定的工艺分布来调整电路板使 SI 达到要求,这样就能使设计容差更大或者使硬件配置的范围更宽。
-
pcb
+关注
关注
4318文章
23027浏览量
396476 -
smt
+关注
关注
40文章
2886浏览量
69073 -
华强pcb线路板打样
+关注
关注
5文章
14629浏览量
42991
发布评论请先 登录
相关推荐
评论