0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

支持jesd204b协议高速DAC芯片AD9144配置

OpenFPGA 来源:明德扬 作者:明德扬 2021-10-08 17:40 次阅读

背景

AD9144是一款支持jesd204b协议高速DAC芯片。AD9144-FMC-EBZ是基于AD9144的评估板(Evaluation Board),它是主要由AD9144,AD9516,与PIC16F单片机组成的系统。工程上使用AD9144具有时钟时序要求很高和寄存器配置复杂的难点。

配置AD9144-FMC-EBZ,有两种途径:

1、通过FPGA母板,经由FMC接口,使用SPI配置寄存器

2、通过ADI提供的软件工具,配合母板(ADS7)来配置寄存器

官方的指导说明链接:https://wiki.analog.com/resources/eval/dpg/ad9144-fmc-ebz

遇到问题:

我们在尝试第一种方法的时候,遇到了SPI寄存器写不进的情况和读写不一致的情况。而第二种方法则需要ADS7用作母板。

调试

完成了以KC705作为母板,正确配置AD9144,并输出62.5MHz正弦波。

整个流程需要先在KC705上运行提供的HDL工程,随后进入软件工具配置流程。这里的HDL工程主要完成的是:Jesd204发送端的配置与正弦余弦信号的输出。另外,这里的软件工具配置流程既使用ADI官方提供的工具对AD9144和AD9516分别进行配置。

在调试开始前,硬件链接如下图所示:

1、AD9516寄存器配置获得

AD9516的作用是对输入时钟分频,为AD9144分别提供:sysref(3.91M),和refclk(125M)。

这里使用了AD9516-Evaluation-Software完成配置。软件下载链接:

https://www.analog.com/en/design-center/evaluation-hardware-and-software/evaluation-boards-kits/eval-ad9516-4.html#eb-relatedsoftware

在安装结束后,打开软件并选择正确的型号,这里选AD9516-1

分别按下图所示进行配置:输入时钟(来自KC705)设置为2500;分频系数如图设置:最后得到两组频率为120M和3.9063M的时钟;点击左下角的橙色框(RGISTER W/R)中的WRITE。

点击“file”,点击“Save Setup”,导出“stp”文件。

打开导出的.stp文件,如图:这个文件记录了寄存器地址与对应的值,将于后续步骤导入。

2、AD9144&AD9516寄存器配置:

A、首先到AD公司官网搜索DAC Software Suite和Analysis Control Evaluation软件,下载并安装;

B、打开已经安装好的ACE软件,界面如下图所示。在硬件连接正确的情况下,图中红圈会检测到所连接的硬件板卡,点击图中绿圈的LED状按钮,AD9144-FMC-EBZ板卡上的蓝色LED灯会随之闪烁,说明连接成功。

C、双击打开“AD9144-FMC-EBZ”板卡。在“initial configuration”界面中按如图所示进行设置,点击“summary”并“apply”,双击右侧红色图框中的AD9144芯片。

D、在打开的界面中按图中配置设置DAC calibration,选择“DAC3 DAC2”并点击“calibrate”。

E、点击上图右下角的“Proceed to memory map”,按照项目所需配置好AD9144相关的寄存器表的值,点击右上apply selected将对应的寄存器值写入AD9144芯片。

F、在电脑开始菜单》Analog Devices寻找“AD9144&AD9135&AD9136 SPI”并打开,软件界面如图所示:

G、在上方框中点击“read all registers”,然后点击“save registers to file”得到“.csv”文件,右键将其用记事本打开,如图所示,找到AD9516芯片开头的寄存器区域,将之前通过AD9516 Evaluation Software得到的stp文件中的寄存器值添加进.csv文件中并保存。

如图所示,第一列是AD9144/AD9516的芯片,第二列是对应芯片的寄存器地址,第三列是寄存器对应的值,将AD9516所有寄存器的值添加进来并保存。

H、打开“AD9144&AD9135&AD9136 SPI”软件并选择“restore registers from file”,将上一步中修改保存好的.csv文件导入。

I、将vivado中的工程bit流文件烧录到板子上,通过ila抓取并观察tx_sync信号,发现信号持续拉高,返回AD9144&AD9135&AD9136 SPI软件read all registers,观察如图区域,如果图中所示四个寄存器值都为0F,vivado tx_sync持续拉高,并且txdata有数值输出,则说明AD9144与JESD204B同步成功,此时用示波器测量AD9144板卡输出可观测到波形输出。

调试过程中遭遇问题

1.SPI配置失败问题?

2.AXI-Lite的参数设置?

通过在Analysis Control Evaluation软件中读取AD9144寄存器表值,查询0x453-0x45A寄存器值,得到关键参数L,SCR,F,K,M,N,N’,S,CF,HD等的值。

通过文档PG066 P27-P28中所示的值,计算出AXI协议所需要的每个寄存器地址的值。填入到vivado工程模块中的AXI协议部分。

Vivado工程中的AXI协议部分:地址填入PG066 P27-P28中的寄存器地址,值填入更据关键参数算出来的值。

责任编辑:haq

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA
    +关注

    关注

    1629

    文章

    21729

    浏览量

    603010
  • 芯片
    +关注

    关注

    455

    文章

    50714

    浏览量

    423156
  • dac
    dac
    +关注

    关注

    43

    文章

    2291

    浏览量

    190980

原文标题:支持jesd204b协议高速DAC芯片AD9144-FMC-EBZ配置笔记

文章出处:【微信号:Open_FPGA,微信公众号:OpenFPGA】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    JESD204B使用说明

    能力更强,布线数量更少。 本篇的内容基于jesd204b接口的ADC和FPGA的硬件板卡,通过调用jesd204b ip核来一步步在FPGA内部实现高速ADC数据采集,jesd204b
    的头像 发表于 12-18 11:31 184次阅读
    <b class='flag-5'>JESD204B</b>使用说明

    Altera JESD204B IP核和TI DAC37J84硬件检查报告

    电子发烧友网站提供《Altera JESD204B IP核和TI DAC37J84硬件检查报告.pdf》资料免费下载
    发表于 12-10 14:53 0次下载
    Altera <b class='flag-5'>JESD204B</b> IP核和TI <b class='flag-5'>DAC</b>37J84硬件检查报告

    adc32j22、dac37j82的jesd204b是不是只能通过测试RBD=1~K来确定最优的RBD值?

    参考E2E文章“JESD204B: How to calculate your deterministic latency”计算adc、dac的total latency,计算公式如下
    发表于 12-04 07:31

    调试ADS52J90板卡JESD204B接口遇到的问题求解

    我在调试TI ADS52J90板卡JESD204B接口遇到的问题: 1、目前在应用手册中能看到LVDS的详细说明,但是缺少关于JESD204B的相关资料,能否提供相关JESD204B的相关资料
    发表于 11-28 06:13

    DAC37J82配置完成后,无论怎样更改JESD204B TX输出,DAC输出的波形始终都不改变,为什么?

    配置如下所示 目前能确定LMK出来的时钟是正确的,在JESD204B TX端能看到CGS序列,以及物理层发出来的数据,但是无论怎么修改输出的波形,在示波器上时钟呈现同一种波形,不清楚是数据没到DAC还是中间出现了其他的
    发表于 11-26 08:01

    在FPGA里面例化了8个jesd204B的ip核同步接收8块AFE芯片的信号,怎么连接设备时钟和sysref到AFE和FPGA?

    各位有人用过AFE58JD48吗,我在FPGA里面例化了8个jesd204B的ip核同步接收8块AFE芯片的信号,怎么连接设备时钟和sysref到AFE和FPGA?我看LMK04821这个时钟芯片
    发表于 11-18 07:51

    使用JESD204B接口,线速率怎么计算?

    使用JESD204B接口,线速率怎么计算?在文档表9-2中线速率等于 fLINERATE=fs*R,如果我选择双通道设备,采样时钟fs为500MHz,在表8-17,中选择模式0,N&
    发表于 11-18 07:10

    使用JESD204B如何对数据进行组帧?

    在使用JESD204B协议时,当L=8时,如果时双通道数据,如何对数据进行组帧?是直接使用前8通道吗
    发表于 11-14 07:51

    如何配置LMK04828时钟芯片生成JESD204b需要的时钟?

    你好!在使用ADS54J42EVM的过程中,我需要采用产品通过JESD204b以L=4, F=4, K=16和6.25G的线速率与FPGA通信,这需要ADS54J42EVM产生156.25Mhz
    发表于 11-14 07:12

    ADC16DX370 JESD204B串行链路的均衡优化

    电子发烧友网站提供《ADC16DX370 JESD204B串行链路的均衡优化.pdf》资料免费下载
    发表于 10-09 08:31 1次下载
    ADC16DX370 <b class='flag-5'>JESD204B</b>串行链路的均衡优化

    AFE77xx DAC JESD204B调试

    电子发烧友网站提供《AFE77xx DAC JESD204B调试.pdf》资料免费下载
    发表于 09-27 10:17 0次下载
    AFE77xx <b class='flag-5'>DAC</b> <b class='flag-5'>JESD204B</b>调试

    JESD204B升级到JESD204C时的系统设计注意事项

    电子发烧友网站提供《从JESD204B升级到JESD204C时的系统设计注意事项.pdf》资料免费下载
    发表于 09-21 10:19 2次下载
    从<b class='flag-5'>JESD204B</b>升级到<b class='flag-5'>JESD204</b>C时的系统设计注意事项

    AFE77 JESD204B 调试手册

    电子发烧友网站提供《AFE77 JESD204B 调试手册.pdf》资料免费下载
    发表于 09-11 10:25 0次下载
    AFE77 <b class='flag-5'>JESD204B</b> 调试手册

    抓住JESD204B接口功能的关键问题

    更低,以及转换器和逻辑器件的封装更小。多家供应商的新型模拟/数字转换器采用此接口,例如ADI的AD9250。与现有接口格式和协议相比,JESD204B接口更复杂、
    的头像 发表于 03-26 08:22 1193次阅读
    抓住<b class='flag-5'>JESD204B</b>接口功能的关键问题

    JESD204B的常见疑问解答

    JESD204B串行通道可能由数字、字母或其他术语指定其完整链路的特定关系,但这种关系并非一定要保持固定不变。规范允许在初始配置数据中重新映射分配关系,只要每个通道和器件都有独特的识别号即可。链路配置
    发表于 01-03 06:35