74hc164d引脚图及功能

　　74hc164d 是高速硅门 CMOS 器件，与低功耗肖特基型 TTL （LSTTL） 器件的引脚兼容。74hc164d 是 8 位边沿触发式移位寄存器，串行输入数据，然后并行输出。数据通过两个输入端（DSA 或 DSB）之一串行输入；任一输入端可以用作高电平使能端，控制另一输入端的数据输入。两个输入端或者连接在一起，或者把不用的输入端接高电平，一定不要悬空。

　　时钟 （CP） 每次由低变高时，数据右移一位，输入到 Q0， Q0 是两个数据输入端（DSA 和 DSB）的逻辑与，它将上升时钟沿之前保持一个建立时间的长度。

　　主复位 （MR） 输入端上的一个低电平将使其它所有输入端都无效，同时非同步地清除寄存器，强制所有的输出为低电平。

　　74hc164d特性：

　　门控串行数据输入。

　　异步中央复位。

　　符合 JEDEC 标准 no. 7A。

　　静电放电（ESD）保护：

　　HBM EIA/JESD22-A114-B 超过 2000 V。

　　MM EIA/JESD22-A115-A 超过 200 V 。

　　多种封装形式。

　　额定从 -40 °C 至 +85 °C 和 -40 °C 至 +125 °C 。

　　74hc164d型号标识及主要参数：

74hc164d引脚图及引脚说明

　　74hc164d引脚图：

　　74hc164d引脚信息：

　　DIP14、SO14、SSOP14 和 TSSOP14 封装的引脚配置

　　74hc164d引脚说明：

　　74hc164d功能表：

　　H = HIGH（高）电平

　　h = 先于低-至-高时钟跃变一个建立时间 （set-up time） 的 HIGH（高）电平

　　L = LOW（低）电平

　　l = 先于低-至-高时钟跃变一个建立时间 （set-up time） 的 LOW（低）电平

　　q = 小写字母代表先于低-至-高时钟跃变一个建立时间的参考输入 （referenced input） 的状态

　　↑ = 低-至-高时钟跃变

　　74hc164d极限值

　　符合绝对最大额定值体系 （IEC 60134） 的规定。电压参考点为 GND（地 = 0 V）。

　　［1］ 对于 DIP14 封装：Ptot 在超过 70 °C 时以 12 mW/K 的速度线性降低。

　　［2］ 对于 SO14 封装：Ptot 在超过 70 °C 时以 8 mW/K 的速度线性降低。

　　对于 SSOP14 和 TSSOP14 封装：Ptot 在超过 60 °C 时以 5.5 mW/K 的速度线性降低。

　　对于 DHVQFN14 封装：Ptot 在超过 60 °C 时以 4.5 mW/K 的速度线性降低。