2014年1月24号,北京——Altera公司(Nasdaq: ALTR)今天宣布,开始提供多种JESD204B解决方案,设计用于在使用了最新JEDEC JESD204B标准的系统中简化Altera FPGA和高速数据转换器的集成。很多应用都使用了这一接口标准,包括雷达、无线射频前端、医疗成像设备、软件无线电,以及工业应用等。Altera的JESD204B解决方案包括工业最新数据转换器的知识产权(IP)内核、参考设计、开发板和互操作性报告等。可以通过在线资源中心获得这些非常全面的JESD204B资源,用户利用这些资源可以马上开始基于JESD204B的串行接口的开发工作,而设计人员能够灵活的选择最符合系统功耗和性能需求的FPGA和数据转换器。
JESD204B是高速串行接口标准,采用FPGA和模数转换器(ADC)以及数模转换器(DAC)时,极大的简化了电路板设计。Altera与主要的数据转换器供应商进行了器件互操作性验证,包括,模拟器件公司,以及德州仪器公司(TI),并主动与很多其他数据转换器公司进行互操作性验证,从而扩展了产品供应。Altera提供的JESD204B解决方案支持其最新的28 nm产品,包括高性能Stratix® V FPGA;中端Arria® V FPGA和SoC;低功耗、低成本Cyclone® V FPGA和SoC。
Altera 公司软件及IP市场总监Alex Grbic评论说:“我们与业界领先的合作伙伴密切协作,为FPGA行业交付最全面的JESD204B产品。我们提供经过验证的器件互操作性报告、成熟可靠的IP,以及多种参考设计和开发套件,客户能够迅速评估基于JESD204B的串行接口,并集成到他们的设计中。”
Altera是唯一提供JESD204B IP的FPGA供应商,这样,可以从单一来源实现物理层、数据链路层和传送层。IP符合最新的JESD204B标准,可工作在12.5 Gbps。
Altera JESD204B资源中心
Altera在网站上设置了一个JESD204B资源中心,简化了对业界领先供应商提供的数据转换器的评估和选择。通过这一资源中心,客户可以找到关于Altera JESD204B解决方案的很多信息,下载并评估JESD204B IP,查看器件互操作性报告和特征报告,还可以下载参考设计。也可以在Altera JESD204B资源中心观看演示视频,详细介绍了在几种系统中使用的硬件,以及怎样进行设置。Altera提供免费的技术培训课程,帮助设计人员通过Altera高速串行IO和相关的软件工具来熟悉相关工作。
价格和供货信息
现在可以提供Altera的JESD204B解决方案,包括经过全面测试的成熟可靠的IP、参考设计和开发套件等。可以网上下载JESD204B IP,进行免费试用。关于其他信息和价格,读者可以联系当地的Altera销售代表。
Altera简介
Altera®的可编程解决方案帮助电子系统设计人员快速高效地实现创新,突出产品优势,赢得市场竞争。Altera提供FPGA、SoC、CPLD和ASIC,以及电源管理等互补技术,为全世界的客户提供高价值解决方案。
JESD204B解决方案 简化FPGA和高速数据转换器的集成
- FPGA(591965)
- Altera(153201)
- 数据转换器(27768)
相关推荐
如何实现JESD204B时钟方案最大性能
在一篇以前的文章中,Timothy T.曾谈到JESD204B接口标准(该标准越来越受欢迎,因为它能在高速数据采集系统里简化设计)的时钟要求。在本文中,笔者将谈论抖动合成器与清除器的不同系统参考信号
2018-05-14 08:48:189731
宽带数据转换器应用的JESD204B与串行LVDS接口考量
开发串行接口业界标准JESD204A/JESD204B的目的在于解决以高效省钱的方式互连最新宽带数据转换器与其他系统IC的问题。
2021-11-01 11:24:165783
5G无线测试仪高通道数JESD204B时钟生成参考设计
JESD204B 同步时钟。此设计可提供多通道 JESD204B 时钟,采用 TI LMK04828 时钟抖动清除器和带有集成式 VCO 的 LMX2594 宽带 PLL,能够实现低于 10ps 的时钟间偏差。此
2018-10-15 15:09:38
66AK2L06 JESD实现与宽带ADC和DAC的连接包括BOM及原理图
描述此参考设计适用于目前使用 FPGA 或 ASIC 连接到高速数据转换器、需要在缩短上市时间的同时提高性能并显著降低成本、功耗和尺寸的开发人员,其中包含集成了 JESD204B 接口和数
2018-09-19 09:03:22
FPGA高速数据采集设计之JESD204B接口应用场景
、什么是JESD204B协议该标准描述的是转换器与其所连接的器件(一般为FPGA和ASIC)之间的数GB级串行数据链路,实质上,具有高速并串转换的作用。2、使用JESD204B接口的原因a.不用再使用数据接口时钟
2019-12-04 10:11:26
FPGA高速数据采集设计之JESD204B接口应用场景
与更低的封装成本:JESD204B不仅采用8b10b编码技术串行打包数据,而且还有助于支持高达12.5Gbps的数据速率。显著减少数据转换器和FPGA上所需的引脚数,从而可帮助缩小封装尺寸,降低封装
2019-12-03 17:32:13
JESD204C的标准和新变化
数据转换器和逻辑器件之间的高速串行 链路。该标准B版于2011年发布,串行链路数据速率提高至 12.5 Gbps,并确保了从一个供电周期到下一个供电周期有确定 性延迟,同时满足当时基于转换器
2021-01-01 07:44:26
JESD204接口简介
数模转换器(DAC);本文将集中探讨其在模数转换器中的应用。JESD204(2006)2006年4月, JESD204最初版本发布。该版本描述了转换器和接收器(通常是FPGA或ASIC)之间数Gb的串行数据
2019-05-29 05:00:03
JESD204标准解析
500MSPS以下的转换器。除了确定延迟,JESD204B支持的通道数据速率上升到12.5Gbps,并将设备划分为三个不同的速度等级:所有三个速度等级的源阻抗和负载阻抗相同,均定义为100 Ω±20%。第一
2019-06-17 05:00:08
JESD204B 串行链路的均衡器优化
`描述采用均衡技术可以有效地补偿数据转换器的 JESD204B 高速串行接口中的信道损耗。此参考设计采用了 ADC16DX370 双 16 位 370 MSPS 模数转换器 (ADC),该转换器利用
2015-05-11 10:40:44
JESD204B转换器的确定性延迟解密
处理模块之间的任何延迟失配都会使性能下降。对 于交错式处理而言,样本对齐同样是必需的;在交错式处 理时,一个转换器样本后紧跟另一个样本,且时间仅为一 个时钟周期中的一小部分。JESD204B第三代高速串行
2018-10-15 10:40:45
JESD204B中的确定延迟到底是什么? 它是否就是转换器的总延迟?
什么是8b/10b编码,为什么JESD204B接口需使用这种编码?怎么消除影响JESD204B链路传输的因素?JESD204B中的确定延迟到底是什么? 它是否就是转换器的总延迟?JESD204B如何使用结束位?结束位存在的意义是什么?如何计算转换器的通道速率?什么是应用层,它能做什么?
2021-04-13 06:39:06
JESD204B串行接口时钟的优势
的JESD204IPCore 在他们的软件里,从而简化了逻辑的设计。1.2 JESD204B 时钟的需求 尽管JESD204B 也有不同的版本,但越来越多的厂商选择Subclass1,因此市面上绝大多数的数模转换器
2019-06-19 05:00:06
JESD204B协议介绍
在使用我们的最新模数转换器 (ADC) 和数模转换器 (DAC) 设计系统时,我已知道了很多有关 JESD204B 接口标准的信息,这些器件使用该协议与 FPGA 通信。此外,我还在 E2E 上的该
2022-11-21 07:02:17
JESD204B协议有什么特点?
在使用最新模数转换器 (ADC) 和数模转换器 (DAC) 设计系统时,我已知道了很多有关 JESD204B 接口标准的信息,这些器件使用该协议与 FPGA 通信。那么在解决 ADC 至 FPGA
2021-04-06 06:53:56
JESD204B接口标准信息理解
的简单介绍能帮助您缓解这种不适。您是否希望进一步了解 JESD204B 的优势?我在这里列出了一些其它资源:向 JESD204B 过渡时您需要知道些什么(白皮书)JESD204B:适合你吗(博客文章)高速数据转换器中的 JESD204B 与 LVDS(博客文章)更多 JESD204B 博客文章
2018-09-13 14:21:49
JESD204B的优势
的是 JESD204B 接口将如何简化设计流程。与 LVDS 及 CMOS 接口相比,JESD204B 数据转换器串行接口标准可提供一些显著的优势,包括更简单的布局以及更少的引脚数。因此它能获得工程师
2022-11-23 06:35:43
JESD204B的常见疑问解答
FIFO方案,则无法正常工作。
该问题的一种解决方案是让双通道转换器使用多点链路JESD204B接口,其中每个转换器都使用各自独立的串行链路输出。然后便可针对每个ADC使用非相干时钟,且每个串行链路
2024-01-03 06:35:04
JESD204B的系统级优势
FPGA 协作。他们特别感兴趣的是 JESD204B 接口将如何简化设计流程。与 LVDS 及 CMOS 接口相比,JESD204B 数据转换器串行接口标准可提供一些显著的优势,包括更简单的布局以及更少
2018-09-18 11:29:29
jesd204b
我最近尝试用arria 10 soc实现与ad9680之间的jesd204B协议,看了很多资料,却依然感觉无从下手,不知道哪位大神设计过此协议,希望可以请教一番,在此先谢过。
2017-12-13 12:47:27
jesd204b ip核支持的线速率
因实际需求,本人想使用JESD204b的ip核接收ADC发送过来的数据,ADC发送的数据链路速率是15gbps, 厂家说属于204b标准。我看到jesd204b的ip核标准最大是12.5gbps,但是支持的支持高达16.375 Gb/s的非标准线速率。请问我可以使用这个IP核接收ADC的数据吗?
2020-08-12 09:36:39
数据转换器串行接口JEDEC标准十问十答
。这样,两个ADC之间便有可能产生采样相位差,甚至每个ADC单独以相互不相干的频率进行采样。在后一种情况中,单个JESD204B链路上存在来自所有两个转换器的数据,若不采用复杂的后端FIFO方案,则无
2018-12-10 09:44:59
高速数据转换器与基带处理器连接的宽带接收器系统设计
特色信号处理器易于通过 JESD204B 集成到数据转换器当连接至 ADC32RF80 时,可用带宽为两个 75MHz 通道或单个 100MHz 通道适用于滤波、下采样或上采样的 DFE 处理:用于
2018-09-20 09:07:06
AD9683的引脚如何与zynq 7015芯片中的JESD204 ip核端口对应相连?
目前,我在设计中想使用ZYNQ 7015系列的FPGA,利用JESD204 IP核接收A/D转换器AD9683转换完成后的数据。但是JESD204 IP核的端口很多,我不知道应该如何将AD9683
2023-12-15 07:14:52
一文读懂JESD204B标准系统
JESD204B到底是什么呢?是什么导致了JESD204B标准的出现?什么是JESD204B标准?为什么关注JESD204B接口?
2021-05-24 06:36:13
两个转换器同步方法和整合多个转换器
校正时序不匹配;另外一种使用通常称为时间戳的方法。记住,这两种方法都是AD9625设计部分的JESD204B子类1的特性。在本文中,时间戳方法将是重点,因为无需测量每个转换器到每个FPGA的时间延迟
2018-09-03 14:48:59
串行LVDS和JESD204B的对比
时钟成为可能。总结JESD204B工业串行接口标准降低了高速数据转换器和FPGA以及其他器件之间的数字输入和输出通道数。更少的互连可以简化布局布线并让设计出更小的尺寸成为可能(见图4)。这些优势对很多高速
2019-05-29 05:00:04
以JESD204B subclass1来讨论时钟的时序需要以及TI时钟芯片方案的实现
JESD204B就显得极其重要。下图是典型的JESD204B系统的系统连接: Device Clock是器件工作的主时钟,一般在数模转换器里为其采样时钟或者整数倍频的时钟,其协议本身的帧和多帧的时钟
2019-12-17 11:25:21
在Xilinx FPGA上快速实现JESD204B
具有可重复的确定性延迟。随着转换器的速度和分辨率不断提升,JESD204B接口在ADI高速转换器和集成RF收发器中也变得更为常见。此外,FPGA和ASIC中灵活的串行器/解串器(SERDES)设计正逐步
2018-10-16 06:02:44
基于高速串行数字技术的JESD204B链路延时设计
描述JESD204B 链路是数据转换器数字接口的最新趋势。这些链路利用高速串行数字技术提供很大的益处(包括增大的信道密度)。此参考设计解决了其中一个采用新接口的挑战:理解并设计链路延迟。一个示例实现
2018-11-21 16:51:43
如何让JESD204B在FPGA上工作?FPGA对于JESD204B需要多少速度?
和DAC不能通过这些高速串行接口进行配置,就是说FPGA与转换器无法与任何常用标准接口,利用高串行-解串(SERDES)带宽。新型转换器与JESD204B之类的FPGA接口较为复杂,如何让JESD204B在FPGA上工作?FPGA对于JESD204B需要多少速度?
2021-04-06 09:46:23
如何采用系统参考模式设计JESD204B时钟
LMK04821系列器件为该话题提供了很好的范例研究素材,因为它们是高性能的双环路抖动清除器,可在具有器件和SYSREF时钟的子类1时钟方案里驱动多达七个JESD204B转换器或逻辑器件。图1是典型
2022-11-18 06:36:26
宽带数据转换器应用的JESD204B与串行LVDS接口考量
of this significant interfacing breakthrough. JESD204B工业串行接口标准降低了高速数据转换器和FPGA以及其他器件之间的数字输入和输出通道数。更少的互连可以简化布局
2021-11-03 07:00:00
小说 JESD
ADC的JESD接口,这部分相对较复杂。其主要负责将AD转换完的数据通过AD的一组高速串行总线传输到FPGA等。然而对于JESD接口需要有很多的配置,这些配置根据ADC的采样率,JESD帧大小以及时钟进行
2017-08-09 20:33:19
带JESD204B输出的14位170Msps双通道ADC
DC1974A-C,LTC2122演示板,14位,170Msps双通道ADC,带JESD204B输出。演示电路1974A-C支持具有符合JESD204B标准的CML输出的LTC2122,14位双
2019-06-20 08:05:16
时序至关重要:怎么提高JESD204B时钟方案的性能
是高性能的双环路抖动清除器,可在具有器件和SYSREF时钟的子类1时钟方案里驱动多达七个JESD204B转换器或逻辑器件。图1是典型JESD204B系统(以LMK04821系列器件作为时钟解决方案)的高级
2018-09-06 15:10:52
构建JESD204B链路的步骤
的信号链频率计划确定 JESD204B 链路参数》。《转换至 JESD204B 时您需要知道什么》(白皮书)《JESD204B:适合您吗?》(博客文章)《高速数据转换器中的 JESD204B 与 LVDS》(博客文章)阅读更多 JESD204B 博客
2018-09-13 09:55:26
构建JESD204B链路的步骤
连接,如图 1 所示。请注意图中箭头表示信号方向。图 1 — JESD204B TX 至 RX 链路的信号连接从 TX (tx_dataout) 到 RX 的信号是包含数据链路的串行解串器信道信号。这些
2022-11-21 07:18:42
浅析高速转换器转FPGA串行接口
可简化 PCB 布局,加快原型开发,使产品更快上市。 AD9250 转换器的 JESD204B 串行接口将每个 IC 所需高速差分输出数据路径的数目从多达28个减至2个。每个上电周期以及经过链路重新同步
2018-12-25 09:27:33
用于AD9680-LF1000 14位,1000 MSPS JESD204B双通道模数转换器的评估板
AD9680-LF1000EBZ,用于AD9680-LF1000 14位,1000 MSPS JESD204B,双通道模数转换器的评估板。该参考设计提供了在各种模式和配置下运行ADC所需的所有支持
2019-03-28 07:21:47
请问AD9683的引脚如何与zynq 7015芯片中的 JESD204 ip核端口对应相连?
。目前,我在设计中想使用ZYNQ 7015系列的FPGA,利用JESD204 IP核接收A/D转换器AD9683转换完成后的数据。但是JESD204 IP核的端口很多,我不知道应该如何将AD9683
2018-09-05 11:45:31
通过同步多个JESD204B ADC实现发射器定位参考设计
探讨如何同步多个带JESD204B 接口的模数转换器 (ADC) 以便确保从 ADC 采样的数据在相位上一致。特性同步 2 个采样频率为 3.072GHz 的千兆采样 ADC系统可扩展到超过 2 个
2022-09-19 07:58:07
高通道数JESD204B菊链可扩展时钟解决方案
描述高速多通道应用需要低噪声、可扩展且可进行精确通道间偏斜调节的时钟解决方案,以实现最佳系统 SNR、SFDR 和 ENOB。此参考设计支持在菊链配置中增加 JESD204B 同步时钟。此设计可提供
2018-12-28 11:54:19
ADI公司和Xilinx联手实现JEDEC JESD204B互操作性
JESD204 LogiCORE™ IP和ADI AD9250模数高速数据转换器之间的JESD204B实现互操作。实现逻辑和数据转换器器件之间的JESD204B互操作性,是促进该新技术广泛运用的一个重大里程碑。
2013-10-09 11:10:341956
JESD204B FPGA调试软件加快高速设计速度
全球领先的高性能信号处理解决方案供应商ADI今天发布了一款基于FPGA的参考设计及配套软件和HDL代码,该参考设计可降低集成JESD204B兼容转换器的高速系统的设计风险。该软件为JESD204B
2013-10-17 16:35:20909
JESD204B协议概述
在使用我们的最新模数转换器 (ADC) 和数模转换器 (DAC) 设计系统时,我已知道了很多有关 JESD204B 接口标准的信息,这些器件使用该协议与 FPGA 通信。此外,我还在 E2E
2017-04-08 04:48:172131
在Xilinx FPGA上快速实现 JESD204B
。随着转换器的速度和分辨率不断提升,JESD204B接口在ADI高速转换器和集成RF收发器中也变得更为常见。
2017-04-12 10:22:1114645
基于JESD204B高速数据传输协议 通过DDC魔法乘以ADC的虚拟通道数
JESD204B是一种高速数据传输协议,采用8位/10位编码和加扰技术,旨在确保足够的信号完整性。针对JESD204B标准,总吞吐量变为在此设置中,由于AD9250中没有其他数字处理任务,所以JESD204B链路(JESD204B发射器)一目了然。
2017-09-08 11:36:0339
JESD204B SystemC module 设计简介(一)
和RTL代码的编写。设计以最新的版本JESD204B.01(July 2011)为参考,设计根据数据流的传输分为传输层、数据链路层、物理成进行代码的编写,其中JESD204B的模拟特性在本设计中因为无法实现,所以并没有做过多的描述,具体的模拟的细节可以参考有JEDEC发布的标准协议。
2017-11-17 09:36:563002
如何在Xilinx FPGA上快速实现JESD204B?操作步骤详细说明
转换器的速度和分辨率不断提升,JESD204B接口在ADI高速转换器和集成RF收发器中也变得更为常见。此外,FPGA和ASIC中灵活的串行器/解串器(SERDES)设计正逐步取代连接转换器的传统并行LVDS/CMOS接口,并用来实现 JESD204B物理层。
2017-11-17 14:44:166591
关于JESD204B转换器与FPGA匹配的设计关键点
随着更多的模数转换器(ADC)和数模转换器(DAC)支持最新的JESD204B串行接口标准,出现了FPGA与这些模拟产品的最佳接口方式问题。FPGA供应商多年来一直支持千兆串行/解串(SERDES
2017-11-18 01:48:021277
JESD204B标准及演进历程
在从事高速数据撷取设计时使用FPGA的人大概都听过新JEDEC标准「JESD204B」的名号。近期许多工程师均联络德州仪器,希望进一步了解 JESD204B 接口,包括与FPGA如何互动、JESD204B如何让他们的设计更容易执行等。本文介绍 JESD204B标准演进,以及对系统设计工程师有何影响。
2017-11-18 02:57:0113942
FPGA 的高速数据采集设计之JESD204B部分详解
的是 JESD204B 接口将如何简化设计流程。 与 LVDS 及 CMOS 接口相比,JESD204B 数据转换器串行接口标准可提供一些显著的优势,包括更简单的布局以及更少的引脚数。因此它能获得工程师的青睐和关注也就不足为奇了,它具备如下系统级优势: 更小的封装尺寸与更低的封装成本。
2017-11-18 08:36:013155
针对高速数据转换器的最新高速JESD204B标准带来了验证挑战
JESD204B是最新的12.5 Gb/s高速、高分辨率数据转换器串行接口标准。转换器制造商的相关产品已进入市场,并且支持JESD204B标准的产品预计会在不久的将来大量面世。JESD204B接口
2017-11-18 18:57:162789
基于FPGA连接的JESD204B高速串行链路设计需要考虑的基本硬件及时序问题详解
与赛灵思FPGA连接的数据转换器正迅速采用全新JESD204B高速串行链路。要使用该接口格式及协议,设计必须考虑一些基本硬件及时序问题。
2018-07-19 13:51:005434
ADI的FPGA夹层FMC176简化了高速数据转换器到FPGA的连接
Analog Devices, Inc. ( ADI)推出一款FPGA夹层卡(FMC) FMC176,该器件结合了JEDEC JESD204B SerDes(串行器/解串器)技术,使数字和模拟设计人员得以简化高速数据转换器到FPGA的连接。
2018-10-01 11:03:001209
实现JESD204B A/D转换器至FPGA设计的方法和技巧(3.3)
來自ADI公司和Xilinx公司的專家齊聚一堂,共同展示兩種JESD204B A/D轉換器至FPGA設計,同時介紹其實現技巧。
2019-07-03 06:14:001959
JESD204B在A/D转换器到FPGA设计中的作用(3.2)
來自ADI公司和Xilinx公司的專家齊聚一堂,共同講解JESD204B介面標準的重要性,同時介紹它在A/D轉換器到FPGA設計中的作用。
2019-07-03 06:13:001291
使用JESD204B兼容型AD9250 A/D转换器进行快速原型开发
使用JESD204B兼容型AD9250 A/D转换器进行快速原型开发。 这款器件随FMC板提供,同时提供在线软件和支持,是利用ADI的JESD204B数据转换器连接Xilinx Kintex和Virtex FPGA的一种更快、更简单的方式。
2019-06-25 06:16:002134
两种JESD204B A/D转换器转FPGA设置与实现技巧
来自ADI公司和Xilinx公司的专家共同展示两种JESD204B A/D转换器转FPGA设置,同时介绍其实现技巧。
2019-06-21 06:01:002084
AD9683:14位、170 MSPS/250 MSPS、JESD204B模数转换器
AD9683:14位、170 MSPS/250 MSPS、JESD204B模数转换器
2021-03-19 09:16:109
AD9689:14位,2.0 GSPS/2.6 GSPS,JESD204B,双模拟到数字转换器数据Sheet
AD9689:14位,2.0 GSPS/2.6 GSPS,JESD204B,双模拟到数字转换器数据Sheet
2021-04-21 19:01:5217
AD9697:14位,1300 MSPS,JESD204B,模拟到数字转换器数据Sheet
AD9697:14位,1300 MSPS,JESD204B,模拟到数字转换器数据Sheet
2021-05-13 09:18:425
AD9213:12位,6 GSPS/10.25 GSPS,JESD204B,RF模拟到数字转换器数据Sheet
AD9213:12位,6 GSPS/10.25 GSPS,JESD204B,RF模拟到数字转换器数据Sheet
2021-05-17 19:23:176
AD9250:14位、170 MSPS/250 MSPS、JESD204B、双模数转换器数据表
AD9250:14位、170 MSPS/250 MSPS、JESD204B、双模数转换器数据表
2021-05-25 08:21:229
JESD204B是否真的适合你
它如何同 FPGA 协作。他们特别感兴趣的是 JESD204B 接口将如何简化设计流程。
与 LVDS 及 CMOS 接口相比,JESD204B 数据转换器串行接口标准可提供一些显著的优势,包括更简单
2021-11-10 09:43:33528
JESD204B与串行LVDS接口在宽带数据转换器应用中的考虑因素
JESD204A/JESD204B串行接口行业标准旨在解决以高效和节省成本的方式将最新的宽带数据转换器与其他系统IC互连的问题。其动机是标准化接口,通过使用可扩展的高速串行接口,减少数据转换器与其他设备(如现场可编程门阵列(FGPA)和片上系统(SoC))设备)之间的数字输入/输出数量。
2022-12-21 14:44:20966
JESD204B学习手册
JESD204B接口一般用在高速的AD和DA芯片上,用于传输采集到的数据。该接口相比LVDS可以减少大量的IO管脚,所以正在逐步取代LVDS接口(引用wp446-jesd204b.pdf)。
2022-12-22 09:45:181771
在赛灵思FPGA上快速实现JESD204B
JESD204是一款高速串行接口,用于将数据转换器(ADC和DAC)连接到逻辑器件。该标准的修订版B支持高达12.5 Gbps的串行数据速率,并确保JESD204链路上的可重复确定性延迟。随着转换器速度和分辨率的不断提高,JESD204B接口在ADI公司的高速转换器和集成RF收发器中变得越来越普遍。
2023-01-09 16:41:382968
JESD204B是FPGA中的新流行语吗
JESD204B规范是JEDEC标准发布的较新版本,适用于数据转换器和逻辑器件。如果您正在使用FPGA进行高速数据采集设计,您会听到新的流行词“JESD204B”。与LVDS和CMOS接口相比,这一较新的版本具有显著的优势,因为它包括更简单的布局和更少的引脚数。
2023-05-26 14:49:31361
AD9207: 12-Bit, 6 GSPS, JESD204B/JESD204C Dual ADC Data Sheet AD9207: 12-Bit, 6 GSPS, JESD204B/JESD204C Dual ADC Data Sheet
电子发烧友网为你提供ADI(ADI)AD9207: 12-Bit, 6 GSPS, JESD204B/JESD204C Dual ADC Data Sheet相关产品参数、数据手册,更有AD9207
2023-10-16 19:02:55
评论
查看更多