74HC138简介
74HC138是一款高速CMOS器件，74HC138引脚兼容低功耗肖特基TTL（LSTTL）系列。74HC138译码器可接受3位二进制加权地址输入（A0，A1和A2），并当使能时，提供8个互斥的低有效输出（Y0至Y7）。
74HC138特有3个使能输入端：两个低有效（E1和E2）和一个高有效（E3）。除非E1和E2置低且E3置高，否则74HC138将保持所有输出为高。
74HC138逻辑图
74HC138功能
CD74HC138，CD74HC238和CD74HCT138，CD74HCT238是高速硅栅CMOS解码器，适合内存地址解码或数据路由应用。74HC138作用原理于高性能的存贮译码或要求传输延迟时间短的数据传输系统，在高性能存贮器系统中，用这种译码器可以提高译码系统的效率。将快速赋能电路用于高速存贮器时，译码器的延迟时间和存贮器的赋能时间通常小于存贮器的典型存取时间，这就是说由肖特基钳位的系统译码器所引起的有效系统延迟可以忽略不计。HC138按照三位二进制输入码和赋能输入条件，从8个输出端中译出一个低电平输出。两个低电平有效的赋能输入端和一个高电平有效的赋能输入端减少了扩展所需要的外接门或倒相器，扩展成24线译码器不需外接门;扩展成32线译码器，只需要接一个外接倒相器。在解调器应用中，赋能输入端可用作数据输入端。
74HC138引脚图及引脚功能
74HC138真值表
74HC138特性
复合使能输入，轻松实现扩展兼容JEDEC标准no.7A存储器芯片译码选择的理想选择低有效互斥输出ESD保护HBMEIA/JESD22-A114-C超过2000VMMEIA/JESD22-A115-A超过200V温度范围-40～+85℃-40～+125℃多路分配功能。
74HC138电气参数
74HC138的封装形式
74hc138应用电路
在我们设计单片机电路的时候，单片机的IO口数量是有限的，有时并满足不了我们的设计需求，比如我们的STC89C52RC一共是32个IO口，但是我们为了控制更多的器件，就要使用一些外围的数字芯片，这种数字芯片由简单的输入逻辑来控制输出逻辑，比如74HC138这个三八译码器，图1是74HC138在我们原理图上的一个应用。
从这个名字来分析，三八译码器，就是把3种输入状态翻译成8种输出状态。从图1所看出来的，74HC138一共有1~6一共是6个输入引脚，但是其中4、5、6这三个引脚是使能引脚。使能引脚和我们前边讲74HC245的OE引脚是一样的，这三个引脚如果不符合规定的输入要求，Y0到Y7不管你输入的1、2、3引脚是什么电平状态，总是高电平。所以我们要想这个74HC138正常工作，ENLED那个输入位置必须输入低电平，ADDR3位置必须输入高电平，这两个位置都是使能控制端口。不知道大家是否记得我们第二课的程序有这么两句ENLED = 0；ADDR3 = 1；就是控制使这个74HC138使能的。