电子发烧友App
0 引言
CCD图像传感器是20世纪70年代出现的新型半导体光电转换器件，经历了30多年的发展直到今日，它的技术已经成熟。近几十年来，CCD在图像传感、信号处理、数字存储等领域取得了重大发展。CCD具有灵敏度高、分辨率高、噪声小、动态范围大等优势，具有非常广阔的应用前景。随着CCD性能的不断提高，对其信号处理芯片也提出了更高的要求。CCD视频信号处理的设计重点在于信号处理器对CCD输出的视频信号
进行放大、相关双采样、A／D变换等处理，形成数字化的图像数据，以进行后续的图像处理。该部分的设计要求分析CCD输出数字视频信号的特点，从而选择满足高速率要求的专用CCD视频信号处理芯片。在此选用了CCD视频信号处理芯片AD9822设计了CCD视频信号处理电路。在分析了该芯片的电路结构和工作原理后，基于现场可编程门器件(FPGA)技术完成了该芯片的初始化设置和寄存器配置，并结合Xilinx公司的FPGA芯片XC3S50完成了硬件电路的设计。
1 CCD视频信号的特点及其处理方法
CCD输出信号必须进行视频处理才能为后续电路使用。一方面，是为了尽可能地消除各种噪声和干扰同时又不损失图像细节，并且保证在CCD的动态范围内图像信号随目标亮度成线性变化；另一方面，要对CCD输出信号进行数字化处理，以便于计算机处理。这里介绍一下CCD输出信号的特点。CCD器件输出的信号比较特殊，其输出信号波形如图1所示。从图1中可以看出，这些信号就其幅值来讲是模拟信号，其幅值可以
反映出每个像素单元受光后感生电荷的多少，是模拟量，同时在信号输出和感测过程中的非线性以及信号转移过程中的电荷损失，都说明了CCD器件输出信号具有模拟信号的特点。但是，在时间关系上，这些信号又受精确、稳定的时钟控制，并在时钟脉冲的作用下移位输出，类似于数字移位寄存器。根据检测结果可知，每个像素中光生电荷的有无才是重要的，而非电荷量的多少。综合两方面的情况，说明CCD信号具有模拟性和数字性，为数字视频信号。因此，对这种信号的处理也有别于普通的模拟信号。传统的CCD相机视频处理的组成由各自独立的器件完成，其电路复杂、调试困难、价格昂贵。专用视频信号处理器将相关双采样、可编程增益控制、暗电平补偿、ADC模数转换等功能集成在一片芯片上，集成度高，功能强大，性能优越，价格便宜，满足CCD相机朝着轻量化、小型化方向发展的需求，是本文设计CCD成像系统视频处理电路的首选器件。
2 AD9822的结构及其工作原理
2．1 AD9822简介
AD9822是美国ADI公司的一款面向CCD的完善的低功耗单通道模拟信号处理器，内含最高15 MSPS的相关双采样(CDS)电路、可编程增益放大器(PGA)、14位精度的最高采样率为15 MSPS的A／D转换器，可以对面阵CCD信号和模拟视频信号进行A／D转换。AD9822以其高精度、高速度的模数转换能力，广泛应用在工业控制、医疗仪器、科学研究等领域的高精度图像采集系统中。
图2为AD9822的内部结构，它提供三通道的信号输入，每个通道由输入箝位、相关双采样、DAC补偿以及可编程增益放大器PGA和高精度A／D转换器构成。CCD输出信号先后在相关双采样处理单元、增益控制处理单元以及A／D转换处理单元作用下，转换成数字信号输出。
2．2 AD9822的工作原理
本设计采用的是单路CDS模式，CCD视频信号在进入AD9822之前，首先要进行交流耦合。由于CCD的输出信号包含了一个较大的直流成分，这个直流量会超出后接信号处理芯片允许的输入信号电压范围，因此，需要从信号中去除这个大的直流分量。在实际电路中，将CCD的输出信号经过一个 O．1μF的耦合电容连接到AD9822的CCD信号输入引脚。在本设计中，由于CCD输出信号的幅值为1．9 V，而AD9822允许的输入信号幅值为2 V，所以，经过交流耦合后，CCD输出信号可直接进入AD9822。之后，视频信号首先经过的是输入箝位电路，箝位电路用来消除信号链中的残留偏压，并且跟踪CCD暗像素的频率成份，错误的信号将被过滤掉，所以噪声降低，去掉偏压还可减小对增益改变的影响。
经过箝位后的信号进入相关双采样电路。电路对每个CCD像素信号进行两次采样，以提取视频信息和抑制低频噪声。由于CCD每个像素的输出信号中既包含有光敏信号，也包含有复位脉冲电压信号，若在光电信号的积分开始时和积分结束时，分别对输出信号采样，并且使得两次采样的间隔时间远小于时间常数 RonC(Ron为复位管的导通电阻)，则这样2次采样的噪声电压相差无几，而这两次采样的时间又是相关的。若将两次采样值相减，就基本消除了复位噪声的干扰，得到信号电平的实际有效幅值。如图1所示，CDSCLK1和CDSCLK2分别用来对参考电平和数据电平进行采样，ADCCLK为ADC的采样时钟。它们和CCD视频信号的位置关系决定了信号质量的好坏。CDSCLK1，CDSCLK2和ADCCLK均由FPGA实现。
经过相关双采样后，信号被送入增益放大器PGA。这里先经过一个DAC补偿的反馈网络，以便更稳定地调节图像信号。DAC offset可以提供-350～+350 mV的信号补偿，步进阶数为512，即9 b的分辨率。具体数值通过补偿寄存器进行配置。增益放大器PGA的增益范围为1～5．7 dB，步进阶数为64阶，分辨率为6 b，通过PGA增益寄存器进行配置。PGA的增益值和PGA Gain寄存器中的值之间的关系如下：
式中：G为增益寄存器中的十进制的值，变化范围为0～63。
合理地设置增益放大器，可将信号调节至ADC允许的最大量程，有利于提高ADC的动态范围，从而提高图像质量。
经过以上信号预处理后，信号进入A／D转换器，AD9822使用的是高性能14 b模数转换器，高速低耗。差分非线性性能在O．7LsB左右。由CCD视频信号的数据输出速率可知，AD采样率为10 MHz。因为AD9822只有8个数据输出引脚，因此采用分时输出高8位和低6位的方法来实现14位数据的输出。采样时钟ADCCLK和输出数据关系如图2所示。输出数据送入低压差分线驱动器DS90C031后转换为差分信号，而后送到下一级处理器进行处理。
2．3 AD9822内部寄存器的配置
由上面的介绍可知，AD9822的各种功能模式由其内部寄存器控制，通过三线串行接口SLOAD，SDATA，SCK对内部寄存器写数据就可实现对其功能模式的配置。AD9822共有8个8 b的内部寄存器，各寄存器的每一位控制不同的内容。其中，配置寄存器控制芯片的工作模式和偏置电压。MUX寄存器控制采样通道的顺序。PGA寄存器和补偿寄存器各有3个，分别对红、绿、蓝3个通道做增益控制和信号补偿。设计中，由FP-GA提供三线串行接口的时序及数据。
3．AD9822初始化及工作时序的实现
3．1 现场可编程门阵列(FPGA)
随着电子技术的不断发展，电子系统的设计方法也发生了很大的变化，基于EDA技术的芯片设计已经代替了传统的设计方法成为电子系统设计的主流。现场可编程门阵列(FPGA)是应用极为广泛的一类可编程专用集成电路(ASIC)，工程师可以利用它在实验室里设计出所需的专用集成电路，从而缩短产品的开发周期，降低开发成本。此外，FPGA还具有可重复编程和在系统重构的特性，使得硬件的功能可以像软件一样通过编程来修改，这样就极大地提高了电子系统设计的灵活性和通用性。本文选用Xilinx公司的FPGA芯片XC3S50器件，结合ISE10．1开发工具，可以实现电路设计、仿真、器件编程等全部功能，开发调试灵活。
3．2 AD9822初始化设置和工作时序的实现
要使AD9822正常工作，需要为其提供初始化设置和驱动时序，初始化设置用于设定该芯片的工作状态，驱动时序为A／D转换提供正确的采样时钟。选用硬件编程语言VHDL设计AD9822的初始化设置和驱动时序。VHDL采用自顶向下的设计方式，具有很强的系统硬件描述能力和系统仿真能力。
AD9822的初始化设置通过三线串行接口来实现，图3为向内部寄存器写数据的时序。图中，SLOAD是移位寄存器使能端，SDATA向移位寄存器写数据，SCLK为写数据的时钟，在设计中，频率选为1O MHz。SDATA数据长度为2个字节，有效数据为12位。其中3位寄存器地址选通位，9位寄存器数据位。在2个字节的移位操作完毕之后，移位寄存器中的数据在SLOAD上升沿被送入并行锁存寄存器中，即在SLOAD上升沿进行系统配置更新。频率选为10 MHz。
AD9822的工作时序由CDS驱动时钟和A／D转换时钟2部分组成。CDS驱动时钟信号为CDSCLK1和CDSCLK2，二者均在下降沿处采集信号。 CDSCLK1为第一次采样触发信号，CDSCLK2为第二次采样触发信号。在ADCCLK下降沿处采样经过CDS处理后的电平信号。图4为在 ise10．1中的仿真波形，其中，R为对应CCD输出视频信号的时钟，它和CCD输出信号的时序关系如图5所示。由仿真结果可以看出，设计能够满足对 CCD视频信号进行相关双采样的要求。
4 结语
在此结合CCD成像器的特点详细介绍了AD9822的性能特性以及其配置方法，作为高性能的CCD信号处理器，AD9822的内部结构完善，可编程参数配置灵活方便，其集成了CDS、PGA、ADC等电路，为系统设计带来了方便。实验证明，AD9822能较好地完成对高速面阵CCD信号的采集和转换，满足 CCD视频处理的要求。
工商网监
评论