外部输入过压保护 - 如何利用放大器设计鲁棒高性价比的解决方案

外部输入过压保护

　　从半导体运算放大器问世之初，IC设计师就不得不权衡芯片架构与应对其脆弱性所需的外部电路之间的关系。故障保护一直是最棘手的问题例如，, 请参阅“运算放大器输出反相和输入过压保护” 和MT-069, “仪表放大器输入过压保护”).

　　系统设计师之所以需要精密运算放大器，是因为它有两个重要特性：低失调电压(VOS)和高共模抑制比(CMRR)，这两个特性能够简化校准并使动态误差最小。为在存在电气过应力(EOS)的情况下保持这些特性，双极性运算放大器经常内置箝位二极管，并将小限流电阻与其输入端串联，但这些措施无法应对输入电压超过供电轨时引起的故障状况。为了增加保护，系统设计师可以采用图6所示的电路。

　　

 

　　图6. 利用限流电阻和两个肖特基二极管提供外部保护的精密运算放大器。RFB与ROVP相等，从而平衡输入偏置电流引起的失调

　　如果VIN处的信号源先行上电，ROVP将限制流入运算放大器的电流。肖特基二极管的正向电压比典型的小信号二极管低200 mV，因此所有过压电流都会通过外部二极管D1和D2.分流。然而，这些二极管可能会降低运算放大器的性能。例如，可以利用1N5711的反向漏电流曲线(见图7)来确定特定过压保护电阻造成的CMRR损失。1N5711在0 V时的反向漏电流为0 nA，在30 V时为60 nA。对于0 V共模电压， D1 和 D2 引起的额外IOS取决于其漏电流的匹配程度。当V被拉至+15 V时，D1将反向偏置30 V，D2将偏置0 V。因此，额外的60 nA电流流入ROVP.当输入被拉至–15 V时，D1和D2 的电气位置交换，60 nA电流流出OVP. 在任意共模电压下，保护二极管引起的额外 IOS等于:

　　IOSaddr = ID1 – ID2 (2)

　　

 

　　图7. 1N5711反向电流与连续反向电压之间的关系

　　由公式2可计算出极端共模电压下的VOS损失:

　　VOSpenalty = IOSaddr × ROVP (3)

　　使用1N5711在30 V时的漏电流60 nA以及5 kΩ保护电阻，两个极端共模电压下的VOS将增加300 µV，导致整个输入电压范围内的额外 ?VOS 为600 μV。根据数据手册，一个具有110 dB CMRR的运算放大器将损失17 dB CMRR。插入反馈电阻来均衡源阻抗只能在共模电压为0 V时有帮助，但无法防止整个共模范围内产生额外的IOS 表1显示了保护精密放大器常用的一些二极管的计算结果。对于CMRR损失计算，假设使用5 kΩ保护电阻。所有成本都是来自www.mouser.com的最新美元报价(2011)。

　　表1. 常用保护二极管及其对110 dB CMRR精密运算放大器的影响

　　

 

　　图6所示的方法可能还有一个缺点，那就是保护二极管会将过压电流分流到电源中。例如，如果正电源无法吸收大量电流，过压电流就可能迫使正电源电压提高。

　　防止这一现象的一种方法是在正输入与地之间使用背靠背齐纳二极管，如图8所示。超过D1或 D2的齐纳电压时，二极管将过压电流分流到地，从而保护电源。这种配置能够防止过压期间的电荷泵效应，但齐纳二极管的漏电流和电容高于小信号二极管。此外，齐纳二极管的漏电流曲线具有软拐点(soft-knee)特征。在放大器的共模范围内，这会带来额外的CMRR损失，如前所述。例如，BZB84-C24是一个背靠背齐纳二极管对，工作电压范围为22.8 V至25.6 V，反向电流额定值为50 nA(最大值，16.8 V时)，但制造商并未说明接近齐纳电压时的漏电流是多少。此外，为实现更陡的击穿特性，齐纳二极管一般采用比小信号二极管掺杂更重的扩散工艺制造，这就导致寄生电容相对较高，因而失真(特别是在幅度较高时)和失稳的可能性更高。

　　

 

　　图8. 利用限流电阻和两个齐纳二极管提供外部保护的精密运算放大器

　　早期集成过压保护

　　上面讨论了放大器的一些常用外部保护方法的缺点。如果放大器本身的设计能够耐受较大的输入过压，那么其中的一些缺点是可以避免的。图9显示了差分输入对采用的常见集成保护方案。

　　

 

　　图9. 带阻性过压保护的差分输入对(未显示ESD保护)

　　在该电路中，两个放大器输入端均有输入保护电阻。虽然一般情况下只有一个输入端需要过压保护，但使各输入端的寄生电容和漏电流均衡可以降低失真和失调电流。此外，二极管不必处理ESD事件，因而可以相对较小。

　　增加电阻，无论是外置还是内置，均会增加放大器的和方根(RSS)热噪声(公式4):

　　

 

　　(4)

　　如果使用1 kΩ电阻来保护噪声为4 nV/√Hz的运算放大器，总电压噪声将提高√2倍。集成保护电阻并不能改变过压保护会提高等效输入电压噪声的事实，但将R1和R2 与运算放大器集成在一起可确保数据手册的噪声规格包括保护电路。

　　为了避免权衡噪声与过压，需要这样一种保护电路：当放大器输入在额定范围内时，它提供低电阻;当放大器输入超过供电轨时，它提供高电阻。这种特性将能按需改善过压保护，降低正常工作时的总噪声贡献。图10显示了一种具有该特性的电路方案.

　　

 

　　图10. 带主动过压保护的输入差分对

　　Jxy全部是P沟道JFET，它们是耗尽型器件，因此沟道的掺杂类型与源极和漏极相同。当放大器输入电平介于两个供电轨之间时，J1A和J2A是简单的电阻，阻值等于RDSON 因为输入偏置电流足够小，沟道与栅极之间的任何电位差都不会使沟道关闭。如果VIN+ 超出负电源一个二极管压降，电流就会流过J1A,导致漏极关闭。这种转换实际上是 J1A离开三极工作区，进入线性工作区。如果VIN+超出正电源一个二极管压降，J1A将充当横向PNP。VIN+至栅极将用作正偏射极-基极结，另一个结用作基极-集电极，其高阻值避免输入管过压。

　　图11中的电流-电压曲线显示了FET保护运算放大器在受到过压扫描时的输入阻抗变化。保护FET的RDSON为4.5 kΩ;当放大器的正输入被拉至供电轨以上时，保护FET的电阻迅速提高到22 kΩ(30 V时)，从而将输入电流限制为1.5 mA。

　　

 

　　图11. FET保护运算放大器在受到直流过压扫描时的有效输入阻抗