电子发烧友App

硬声App

0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

电子发烧友网>模拟技术>扇出缓冲器中的附加抖动计算

扇出缓冲器中的附加抖动计算

收藏

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

相关推荐

业内首款低功耗PCI Express Gen 4缓冲器提升功耗及性能标杆

抖动时钟分发。Silicon Labs的新型Si532xx PCIe时钟缓冲器具有40fs RMS(典型值)的附加抖动性能,可为严格的PCIe Gen 3和Gen 4抖动规范提供超过90%的余量,从而简化时钟分发和降低产品开发风险。
2018-03-15 11:14:481827

揭秘为何精确测量附加抖动如此重要

抖动时钟源。 随着系统要求的不断提升,问题也随之而来:时钟线路上添加的简单缓冲器会不会让时钟抖动变得更差?如果会,在添加简单缓冲器之前应该考虑什么问题? 图 1:系统级说明 附加抖动定义 这就是存在附加抖动的地方。
2018-07-16 09:38:484229

Diodes推出符合汽车规格的CMOS频率缓冲器,提供低抖动、低偏差、低功耗操作

由于车用电子产品愈见精密,使得系统时钟树的结构也愈来愈复杂。频率讯号的数量提升已为现今所需的时钟缓冲器提供低抖动和低偏差功能,同时降低系统功耗。
2020-04-21 11:06:14617

扇出缓冲器附加抖动测量

扇出缓冲器就是一个很好的例子。时钟缓冲器产生的附加抖动主要影响时钟的宽频带噪声。它可使用图 2 中所示的方根公式进行计算。图 2. 时钟扇出缓冲器的级联为驱动器件带来的附加抖动附加抖动计算
2018-09-13 10:11:44

缓冲器反馈路径的电阻介绍

有合理的理由。例如,为什么在运算放大器配置成的缓冲器的反馈路径中有一个电阻?图 1:在反馈路径包含电阻的运算放大器缓冲器电路现实情况是工程师经常不知道自己为什么使用电阻 R2。他们可能在以前的原理图中看到过,觉得必须包含它。这些电阻通常用于低速应用 (
2022-11-22 08:01:36

ADCLK846/PCBZ,ADCLK954高性能时钟扇出缓冲器评估板

ADCLK846 / PCBZ,ADCLK846评估板是一款高性能时钟扇出缓冲器。评估板采用高品质Rogers介电材料制造。传输线路径尽可能差分地保持接近100欧姆
2019-02-21 09:54:43

AK8181时钟扇出缓冲器评估板

AKD8181D,AK8181时钟扇出缓冲器评估板。因此,很容易评估DC / AC特性并确认产品功能
2020-08-25 15:26:54

CDCLVC1102PWR

CDCLVC1102 低抖动 1:2 LVCMOS 扇出时钟缓冲器
2023-03-28 18:26:07

CDCLVP1204多用途/低附加抖动缓冲器中文资料

  •医学成像  •测试和测量设备  说明  CDCLVP1204是一个多用途、低附加抖动缓冲器,它可以从两个可选的LVPECL、LVDS或LVCMOS输入的一个产生四个LVPECL时钟输出副本,用于
2020-07-09 10:05:06

为什么上述程序定义的是一个接收缓冲器

寄存来实现的。以上的程序 USART_RX_BUF[t]在USART.C定义的是一个接收缓冲器,在这里怎么变成了发送缓冲器?再定义一个发送缓冲器USART_TX_BUF[t]不是更好?
2019-07-16 03:32:02

什么是音频缓冲器

`请问什么是音频缓冲器?`
2019-08-23 16:27:28

使用Hi-Z缓冲器简化AFE设计的教程

缓冲器单芯片实施相比,分立式缓冲器复合环路实施存在的设计难题。分立式缓冲器复合环路架构图1Hi-Z AFE的分立式实施使用在复合环路配置的精密放大器和基于分立式结型场效应晶体管(JFET)的源极跟随
2022-11-03 07:56:17

正在加载...