基于ARM技术的模拟数字量采集模块

测控系统常常需要处理所采集到的各种数字量信号。通常测控系统采用通用MCU完成系统任务。但当系统中采集信号量较多时，仅依靠MCU则难以完成系统任务。所以为了可以解决这个问题，提出了基于ARM技术的多路数字量采集模块。实现采集多路数字量信号。深圳诚控电子全系模块，都是基于ARM技术的采集模块

所以说这个数字量采集模块主要功能是采集输入的三十六路数字及脉冲信号，并将编帧后的信号数据上传给上位机，上位机经解包处理后显示信号相应的状态进行判断。根据设计要求，所测量的三十六路数字信号中，有十五路正脉冲信号。它们均由一个同步脉冲信号触发，因此需要测量这些正脉冲的宽度和相对于同步信号脉冲的延时。而其他数字信号需要显示高低电平状态，其中一路信号是固定频率信号，需测量其频率值，上位机要求显示所采集信号的状态。

FPGA内部逻辑功能强大，外围电路设计基于简单、可靠的原则。三十六路数字信号经光电隔离器进入FPGA主控单元，以供采集；FPGA处理采集到的信号，转换成数据进行编帧，然后写入FIFO。USB单片机提取FIFO中的数据，通过USB电缆传送给上位机，上位机将传送来的数据解帧，然后显示所有信号状态，模块通过电源接口向各个部分供电。

而采用的光电耦合器件以光为媒介传输信息，可使输入输出隔离，由于光电耦合器的输入回路为发光二极管，其输入阻抗很小，而干扰源的内阻较大，根据分压原理可知，馈送到光电耦合器输入端的噪声干扰电压变得很小，从而能有效抑制尖峰脉冲及各种噪声干扰，具有较强的抗干扰性能；另外由于光电隔离器的两端采用不同的接地方式，因此数字信号地和模块地被完全隔离。

另外FPGA内部逻辑主要分为数字信号采集、数据缓存和数据读取、FIFO控制。根据要求，信号采集又分为频率信号采集、二十路数字信号采集和十五路脉冲信号采集。系统同时采集三组信号，再送入外部FIFO中缓存。由于脉冲信号的数据量较大，时序不匹配，因此在信号采集完后数据还应缓存，然后再经数据编帧送至外部FIFO。内部缓存利用VHDL编写模块，但是更简易的方法是利用FPGA内部的双口RAM。在数据采集部分中，当同步信号的上升沿到来时，将三个帧标志分别写入三个缓存，频率信号数据的帧标志为EB90；二十路数字信号的帧标志为两个EB91；十五路脉冲信号数据的帧标志为三个EB92。