数字电路处理中仿照技术正在渐渐没落

在这样一个对数字电路处理有利的世界中，仿照技术更多地用来处理对它们晦气的进程。但这个现象或许正在改动。

我们生活在一个仿照世界中，但数字技术现已成为主流技术。混合信号处理方案曩昔包括许多仿照数据，只需求少量的数字信号处理，这种方案现已迁移到系统运用中，在系统中第一次发生了模数转化进程。

仿照技术式微有几个原因，其间一些是建立在自身缺陷上的。摩尔定律适用于数字电路而不是仿照电路;晶体管可以而且有必要做得更小，这有利于数字电路。但这对仿照晶体管的影响并不大，反而器件规范越小，仿照器件特性往往越差。器件的小型化一直是这个世界技术前进的要害，在这一点上仿照技术不能跟上时代，逐渐被遗忘了。

工艺技术现已针对数字化进行了优化，这并不乖僻，但这对剩下的仿照元件造成越来越大的压力。产品生命周期中的制造工艺改动和参数退化在仿照世界中更具挑战性。这意味着仿照元件需求比数字元件更多的分析和美妙的规划。

仿照技术仍然被以为是一种艺术，而且自动化并没有以数字方法迁移到工具中，这意味着仿照出产力继续下降。我们正在发现在芯片中，即便是非预期的仿照内容也占有了SoC表面积很大的一部分，而且仿照器件的规划需求很长时间，也要承当风险。

挖苦的是，跟着数字设备越来越小，芯片越来越大，SoC规划的几个方面初步看起来更像是仿照问题。时钟和功率分配正在敏捷成为仿照问题。芯片依赖于PHY电路移动环绕系统移动数据，这些是仿照电路的特点。

关于不能兼容仿照内容的芯片（基本上也就意味着一切芯片），上述几个方面仅仅是为什么摩尔定律无法完结芯片总面积、功率、功用进步的部分原因，缺少对仿照信号和器件的注重，这是数字芯片现在付出代价的原因。

业界对这一趋势没有任何论据。Morton CTO首席技术官Oliver King表明：“抢先的高级工艺非常适用于逻辑密度和功用规划，因此仿照电路有必要遵循规划规则所带来的约束。同样的情况是，这些进程的建模并没有针对仿照规划进行优化。”

西门子商业顾问公司的产品营销司理杰夫·米勒弥补说：“小功用规范的先进工艺节点规划确实可以满意大规划数字逻辑的需求。低电压、低功耗和地成为的逻辑晶体管是促进摩尔定理继续想数字方向展开的要害因素。但是，关于仿照规划团队来说，将其用于越来越小的特征规范的优点并不能转化。虽然在16nm及以下确实有许多仿照规划正在运用finFET和多模式化的工艺节点，但这一般是容许大数字和仿照（元件）在同一个芯片（die）上共存。”

工艺技术

有迹象标明，跟着摩尔定律的放缓，这种情况或许会发生改动。Synopsys的TCAD产品营销司理Ric Borges说：“创造工艺规划的公司有它们自己注重的三个重要方面。本钱是非常重要的，而且有必要与功用、功率特性和可靠性相平衡，一些比如轿车和医疗之类的运用，在可靠性方面非常严厉，而其他运用则不那么严厉。”

Borges指出，有许多仿照工艺运用较大的功用规范。“许多人仍在180和130nm规范内制造。在该基准线内，或许存在处理不同功率或电压水平的衍生物。”

或许需求不同的思考方法来处理问题。“高电压晶体管的规范往往没有得到很好的优化。”Microsemi的集成电路工程总监Mathieu Sureau说：“在某些情况下，铸造厂或许只会供应比我们需求的更高的给定电压击穿，这让我们面对两个挑选 ——不去做任何改动，我们将面对规范丢掉;或许开发我们自己的器件，但这不是最佳方案，因为我们需求验证它的可靠性。”

混合信号一般有必要使用更多的现代工艺来获得必要的数字密度。Synopsys产品营销副总裁Tom Ferry说：“我们初步看到工艺技术公司选用数字28nm制程并创建衍出产品。这些是针对具有比传统28nm技术具有更多仿照或功率内容的特定规划。”

仿照规划规则或许包括额定的杂乱性。Miller指出：“在集合数字化的工艺节点中，规划规则首要是确保可制造性和产值。在仿照技术中，一般还有其他规划规则用于捕获许多‘仿照效应;，例如良好的附近效应（proximity effects）、应力效应（因为STI等）和模式改动（proximity effects）效应。它们或许导致晶体管规范大于最小可制造规范，用于精确或匹配区域。换句话说，仿照技术一般会仿照高级节点中更大特征规范的工艺，然后进一步降低了仿照模块的工艺缩放的优势。”

但是存在一些问题，有人从中看到了机遇。Sureau指出：“Guarding / latchup原则/ PDK规则关于许多设备一般很差或不存在。这为规划团队供应了或许获得优势的空间，或许至少与其他团队有所区别，要害在于他们怎么以最优化的方法克服这些问题。”

Synopsys以为， TCAD技术越来越多的运用帮忙代工厂优化和出产衍出产品工艺技术。TCAD选用晶体管的物理表征，并对晶体管的制造拼装进行了物理描绘。然后，一旦定义了物理结构，就可以进入设备仿照来分析功用。“它还可以确认怎么批改制造进程，以便可以完结我想要在我的产品中运用的一些器件级或电路级特性，” Borges解说说，“这可以在任何晶圆被创建之前完结，而且可以显着缩小我们需求探究的空间。然后，您或许需求进行一些晶圆运转来验证仿真是否正确。这可以做得更快，因为有许多不合理的部分现已被消除了。”

竞赛格局

跟着我们迁移到finFET，数字电路再次遭到喜欢。“为7nm的 finFET数字规划PLL非常困难。”Ferry说“仿照规划很难。 finFET首要用于数字化。”

Miller证明：“FinFET对仿照来说并不是很友爱。规划人员仅限于少量设备规范，互连寄生效应往往更难处理，而且还需求考虑更多与layout相关的效应，有必要完结设备之间的良好匹配。”

跟着轿车成为半导体消费大户，未来或许会有好消息。 “经过TCAD，工艺规划公司可以了解它们关于PLLs和其他仿照部件的作业作用。”Ferry说：“跟着芯片进入轿车商场的仿照内容越来越多，可靠性也越来越重要，因为它们的商场越来越大，所以我们会有更多的类型。 今天轿车规划的芯片比五年前要多。 这使得他们值得投资更多的钱，以便获得更多的生意。我们需求平衡这个郭晨，以满意集成部件的数字和仿照需求。”

需求许多仿照芯片的芯片，包括传感器、电源办理、集成MEMS和成像运用等组件，并不急于获得数字支撑的最新节点。许多这些组件中需求与高电压相互作用，对噪声非常灵敏，并受益于规范逻辑进程中无法获得的特殊器件类型和阻隔技术。 Miller说：“这导致了专门从事仿照才能的“超摩尔” 工艺节点的兴起。这些技术是新的工艺风格，但运用于更大的特征规范（高达180nm！），而且支撑双极晶体管、高压DMOS器件（一些器件可以处理逾越100V！），以及埋井和其他阻隔战略，容许高精准仿照与喧哗数字共存。 当仿照是规划的要害需求时，我们看到许多客户挑选这些工艺。”

分出输赢

现已开发了规划技术来帮忙仿照电路克服其间的一些问题。比如包括后期校准和仿照电路的数字辅佐，以动态调整改动。 这些不是免费的。 数字补偿的一个比如是流水线ADC。 这具有核算开销和数字的延迟，意味着补偿比纯仿照完结更慢，并增加了总功耗。

在技术节点上也或许有让步的境地。“关于混合信号规划来说，数字内容巨大，但这不足以证明跳转到finFET的合理性，我们看到许多针对65nm的规划是一个不错的中心位置。” Miller说：“关于需求一些射频功用的规划，例如针对边际设备商场的规划，这一点特别如此。”

可靠性

老化模型（Aging models）现已基于数字电路开发，而且在生命周期中，对仿照/ RF可靠性的注重不多。关于有必要确保产品寿数的轿车和医疗运用来说，这或许会成为一个更大的问题。许多仿照电路依赖于匹配，这意味着假设两个组件老化程度和方法不类似，则会发生其他问题。这或许导致更频繁的从头校准，也或许导致更杂乱的规划。 假设器件无法从头连接到测试仪进行校准，也或许意味着芯片或系统需求额定的杂乱性。

较小的几何形状具有更多的可变性。“因为我们可以以许多的细节来仿照制造工艺，所以我们可以在制造工艺流程中注入可变性”，Borges说：“跟着规划的不断扩大，这一趋势正变得越来越重要。一般，关于与数字相关的仿照运用，如设备匹配来说，这些作用变得更为重要。需求精心规划的进程来完结着一些功用。”

有必要留意，不需求对这些模型发生太多的绝望心境。“重要的是保持相关变异的来历，因为实际上，一些变异性来历或许在某种程度上相互抵消。”他说。

定论

业界长期以来对数字化的注重现已导致仿照技术被尽或许地挤出圈子，但仿照总是有必要的。今天，当仿照内容很重要是，关于这个问题的答案是，留在较大的节点上，但是代工厂的额定尽力或许发生一些更好的折中方案，容许数字和仿照可以集成而不会有不公平的成见。轿车或许是推动这一趋势的职业。