高性能ADC及模拟器件在数字接收机中的应用

摘要 : 基站系统(BTS)需要在符合各种不同标准的同时满足信号链路的指标要求。本文介绍了一些信号链路器件，例如：高动态性能ADC，可变增益放大器，混频器和本振，详细介绍了它们在典型的基站中的使用，能够满足基站系统对高动态性能、高截点性能和低噪声的要求。

大多数字接收机对其采用的高性能模-数转换器(ADC)及模拟器件的要求都较高。例如，蜂窝基站数字接收机要求有足够的动态范围，以处理较大的干扰信号，从而把电平较低的有用信号解调出来。Maxim的15位65Msps模数转换器MAX1418或12位65Msps模数转换器MAX1211配以2GHz的MAX9993或900MHz的MAX9982集成混频器，即可为接收机的两级关键电路提供出色的动态特性，此外，Maxim的中频(IF)数字可调增益放大器(DVGA) MAX2027和MAX2055能够在许多系统中提供较高的三阶输出截点(OIP3)，并满足系统所需要的增益调节范围。

MAX1418 ADC芯片及电路

蜂窝基站(BTS：基站收发器)由多个不同的硬件模块组成，其中之一就是完成RF接收(Rx)及发送(Tx)功能的收发器(TRx)模块。在老式模拟AMPS及TACS BTS中，一个收发器只能用于处理一路全双工Rx和Tx RF载波，若要实现要求的呼叫覆盖率就需要很多个收发器才能提供足够的载波。如今在全球范围内，模拟技术已被CDMA和WCDMA所取代，欧洲也已在10年前就采用了GSM。在CDMA中，多个主叫用户使用同一个RF频率，这样一个收发器就可同时处理多个主叫用户的信号。截至目前已有多种CDMA和GSM的设计方案，BTS制造商也一直致力于探索可降低成本和功耗的方法，对单载波解决方案进行优化或开发多载波接收机就是行之有效的方案。图1是BTS设备常用的欠采样接收机的结构框图。

图1. 欠采样接收机结构框图

图1中，Maxim的2GHz MAX9993和900MHz MAX9982混频器可为许多设计提供所需的增益和线性度，而且具有极低的耦合噪声，这样就不再需要那些损耗较高的无源混频器。MAX2027和MAX2055工作在接收机的第一、二中频级，此两款器件在其整个增益调节范围内OIP3均可达到+40dBm。在图1电路中数据转换器采用的是MAX1418 (15位、65Msps)和MAX1211 (12位、65Msps)，此外Maxim的数据转换器产品还有其它采样速率的器件，可满足大多数设计要求。若将图1中的第二下变频器省去(虚线中所示)，那么图1所示电路就变成了单路下变频器结构。

Maxim的低噪声ADC：MAX1418

图1所示的欠采样接收机结构对ADC的噪声和失真有着严格的要求。在接收机中，电平较低的有用信号单独被数字化或同时伴随有无用的、需要倍加关注的大幅度信号，因此要想使接收机正常工作，ADC的有效噪声系数要按这两种信号的极端情况(即有用信号最小、无用信号达到最大值)来计算。对于小的模拟输入信号，ADC的噪声基底中占支配地位的是热噪声和量化噪声，决定了ADC的噪声系数(NF)。

实际上，小信号条件下的ADC有效噪声系数一经确定，模拟电路(RF或IF)的级联噪声系数也就随之确定。ADC前级电路的最小功率增益应满足接收电路的噪声系数要求，通常该功率增益值以ADC过载前接收机所能容许的最大阻塞电平或最高干扰电平为上限。在BTS中，如果不采用自动增益控制(AGC)，ADC的动态范围一般无法同时满足电路噪声系数(接收机灵敏度)和最大阻塞两方面的要求，AGC电路可以放在RF级或IF级电路中，也可在两级电路中同时包含AGC电路。

MAX1418系列的其它产品对fINPUT = fCLOCK/2的基带应用特别适用。当转换器工作在这个频率范围内，采用这些基带特性极佳的器件，将具有最佳的动态范围。这些产品中包括针对65Msps时钟速率的MAX1419及针对80Msps时钟速率的MAX1427，它们的基带SFDR (无杂散动态范围)均可达到94.5dBc。

表1所列是MAX1418的主要技术参数：

不接LSB时，MAX1418也可以与14位接口器件一起工作，这样应用时，SNR会有轻微的损失，而SFDR则不受影响。

图2给出了无阻塞情况下ADC的噪声分布，这里假定在ADC之前的所有模拟电路的总级联噪声系数为3.5dB，同时假定设计目标是ADC导致的总噪声系数的恶化不超过0.2dB，以满足CDMA基站接收机的灵敏度要求。这样一个噪声系数值应该为空中接口留有足够的余量，不过最终结果取决于末级检波器的Eb/No (比特能量与噪声功率频谱密度的比值)的要求。基于表1的MAX1418的热噪声 + 量化噪声基底,当器件时钟为61.44Msps (50x码片率)时，其等效噪声系数为26.9dB。由于采用了过程增益控制，1.23MHz CDMA频道带宽下的ADC噪声比Nyquist宽带下的ADC噪声低14dB。一般情况下，为了获得3.7dB的接收机级联噪声系数,总增益要达到36dB。

图2. 无阻塞情况下的ADC噪声分布

当ADC前端增益为36dB时,天线端超过-30dBm的单音阻塞电平将超出ADC的输入量程。cdma2000蜂窝基站标准规定，天线端允许的最大阻塞电平为-30dBm，此时，前端增益就需要降低6dB，这样在标准规范允许的余量范围之内,允许加到ADC上的最大阻塞信号更大一些。假设留有2dB的余量，前端增益减小6dB就可使天线端的最大阻塞电平变为-26dBm，ADC的最大允许输入信号变为+4dBm (见图3)。当出现单音阻塞时，蜂窝标准允许总的干扰(噪声+失真)相对于参考灵敏度来说恶化3dB，可这3dB在噪声和失真之间如何分配就留给了设计人员。

假设：出现阻塞信号时，AGC增益为6dB，设计允许RF前端级联噪声加失真可以使NF下降1dB (标称值为3.5dB)。当ADC前端增益仅为30dB时，ADC的SNR决定了其有效噪声系数为29.4dB，级联接收机在'阻塞条件'下的噪声系数为5.7dB，这比根据接收机灵敏度计算出来的3.7dB的噪声系数低了2dB。由于在此计算当中未将杂散特性考虑在内，ADC的无杂散动态范围(SFDR)还允许额外降低1dB。当存在阻塞信号时，SINAD可被用于计算有效NF，不再分别计算噪声和SFDR基值。

图3. 出现阻塞情况下的ADC噪声响应

MAX1211允许一次下变频结构

如果在较高的IF段能够获得足够的SNR和SFDR指标，欠采样电路可以用于一次下变频结构。Maxim的MAX1211 12位、65Msps转换器就是采用这一结构设计的，它的引脚与即将推出的80Msps及95Msps转换器兼容，此系列器件可对频率高达400MHz的输入信中频号进行直接采样，此外，它还具有其它先进的性能，如时钟输入可以是差分信号也可是单端信号，时钟占空比可以在20%到80%之间，另外，还设计有数据有效指示器(以简化时钟及数据时序)，采用小型40引脚QFN (6mm x 6mm x 0.8mm)封装，二进制补码和格雷码数字输出格式。表2列出了模拟输入频率为175MHz时MAX1211的典型交流特性。

较之两次变频结构，一次变换器具有明显的优势。由于省去第二级下变频混频器、第二级中频增益电路以及第二级LO合成器，元件数量及电路板空间可减少约10%，节约成本$10至$20。

不同结构的杂散考虑

如果需要进一步节省元件数、线路板空间，降低功耗及成本，可采用下面给出的一次变频结构。假定设计的cdma2000接收机工作在PCS频段，采样速率为61.44Msps，合成器基准频率为30.72MHz，第一中频的中心选在6阶Nyquist频段169MHz，带宽约为1.24MHz。对于DDS结构，采用相同的169MHz第一中频，第二中频的中心频率在46.08MHz的2阶Nyquist频段。

表3列出了采用单载波、一次下变频(SDC)和两次下频(DDC)结构时，在PCS频段上端附近的RF载波杂散搜索假定条件。对于SDC结构来说，杂散搜索可在RF接收频段、接收镜像频段、IF频段及IF镜像频段发现134个谐波成份，这些杂散信号大多数阶数较高，不会降低接收性能。对于DDC结构来说，杂散搜索会找出2400多个谐波成，这比SDC结构下找出的18倍还多，这些谐波分布在RF接收频段、接收镜像频段、第一级IF频段、第一级IF镜像频段、第二级IF频段和第二级IF镜像频段。对于源自高阶时钟谐波和合成器基准频率的杂散信号，可以通过在设计时仔细考虑电路板的布局或增加滤波来抑制，但是，对大量的阶数较低的杂散成份的抑制就比较困难。

Maxim的IF放大器：MAX2027 & MAX2055

Maxim也提供每级增量为1dB的数控增益、高性能IF放大器。MAX2027就是一种数控增益放大器(DVGA)，采用单端输入/单端输出方式，可工作在50MHz至400MHz频率范围内，其最大增益时的噪声系数只有5dB。MAX2055则是单端输入/差分输出的DVGA，可在30MHz至300MHz频率范围内驱动高性能ADC。在MAX2055的差分输出和ADC差分输入之间可以采用一个升压变压器，变压器提供差分驱动，有利于输出信号之间的平衡。这两个DVGA工作在5V偏置，整个增益设置范围内具有+40dBm的OIP3。更详细的内容可参考Maxim网站上(china.maximintegrated.com)的相关资料。

Maxim的高线性混频器：MAX9993 & MAX9982

在接收电路中，混频器往往承受对性能要求更加严格的较大的输入信号。理想状态下，混频器输出信号的幅值和相位与输入信号的幅值和相位成正比，而且这种比例关系与LO信号无关。根据这一假设，混频器的幅度响应与RF输入呈线性关系，且与LO输入信号无关。

然而，混频器的非线性会产生一些不希望的混频信号，称之为杂散响应，这些杂散信号是由到达混频器RF端口、并不希望出现的信号产生的IF频段的响应。无用的杂散信号将干扰有用的RF信号的工作，混频器的IF频率可由下式给出：

fIF = ± mfRF ± nfLO这里，IF、RF和LO分别是各自端口的信号频率，m和n是将RF和LO信号混频后的谐波阶数。

集成(或有源)平衡混频器(比如Maxim的MAX9993和MAX9982)，由于其性能优于无源混频方案而备受关注。当m或n为偶数时,平衡式混频器能够抑制一定的杂散响应，2次谐波性能更加优异。理想的双平衡混频器可以抑制m或n (或两者)为偶数的所有响应。在双平衡混频器中，IF、RF和LO端口之间都是相互隔离的。采用设计合理的非平衡变压器,混频器可以在IF、RF和LO频带交迭。MAX9993和MAX9982特点包括：低噪声系数，内含LO缓冲器，低LO驱动，允许两路LO输入的LO开关，极好的LO噪声特性等,此外,在RF和LO端口还集成有RF非平衡变压器。

Maxim的这些混频器内都嵌有LO噪声性能极好的LO缓冲器，降低了对LO电源的要求。通常LO噪声与电平较高的输入阻塞信号相混合会降低接收灵敏度。MAX9993和MAX9982内含低噪声LO缓冲器，可在出现阻塞时减轻对接收灵敏度的影响。例如，假设VCO输入信号的边带噪声是-145dBc/Hz，MAX9993的LO噪声特性的典型值是-164dBc/Hz，这样复合边带噪声就只下降了0.05dBc/Hz到-144.95dBc/Hz。采用这种方法，用户不仅为混频器提供一个电平较低的LO信号，还能确保接收机的混频特性不会因MAX9993内置LO缓冲器的性能而降低。

此外，还有一种棘手的2阶杂散响应，也称为半中频(1/2 IF)杂散响应，对于低端注入，混频器阶数为：m = 2、n = -2;对于高端注入，混频器阶数为：m = -2、n = 2。低端注入时，引起半中频寄生响应的输入频率比希望的RF频率低fIF/2 (图4)。所希望的RF频率为1909MHz与1740MHz的LO频率进行混频，得到的IF频率为169MHz。虽然，CDMA的RF和IF载波频宽为1.24MHz，但在这里表示成一个频率为中心载频的单频信号。在这个例子中， 1824.5MHz频率的无用信号造成了169MHz的半中频杂散成份：

验证：

由此可得到：

2 x 1824.5MHz - 2 x 1740MHz = 169MHz

图4. 有用fRF, fLO, fIF与无用fHalf-IF频率的位置

抑制总量(也称为2x2杂散响应)可根据混频器的第二截点IP2来预测，图5给出了2x2 IMR或杂散值(来自Maxim的MAX9993数据资料)。注意：图中信号电平是用输入IP2 (IIP2)性能计算的混频器输入电平。

具体的计算公式如下：

由于Maxim的MAX9982 900MHz有源滤波器提供的典型杂散响应2RF - 2LO为65dBc，因此，其IIP2的计算方法如下：

图5. 计算混频器输入信号的第二截点，IIP2

在接收器增益要求不高时，Maxim的15位ADC MAX1418具有极佳的噪声性能，因而可以用最小的AGC承受较大的阻塞电平或干扰电平。MAX1211 ADC系列产品适合于一次变频接收结构，其第一IF输入频率可达400MHz。另外，Maxim的MAX9993和MAX9982混频器可提供需要的线性度，同时噪声系数低，功率增益较高，因而可在接收机设计过程中省去无源滤波器。MAX2027和MAX2055 DVGA在整个增益可调范围内的OIP3典型值约为+40dBm。由这些元件组成的接收器能够将低成本解决方案的性能提高一个等级。(参考文献略)

注1. 被测电路或系统的输出截止点是输入截止点与增益(以dB为电位)之和。

审核编辑：汤梓红