MOSFET技术学习笔记

双极晶体管和 MOSFET 晶体管的工作原理相同。从根本上说，这两种晶体管都是电荷控制器件，这就意味着它们的输出电流与控制电极在半导体中形成的电荷成比例。将这些器件用作开关时，都必须由能够提供足够灌入和拉出电流的低阻抗源来驱动，以实现控制电荷的快速嵌入和脱出。

从这一点来看，在开关期间，MOSFET 必须以类似于双极晶体管的形式进行“硬”驱动，以实现可媲美的开关速度。从理论上来说，双极晶体管和MOSFET 器件的开关速度几乎相同，这取决于电荷载流子在半导体区域中传输所需的时间。功率器件的典型值大约为 20 至 200 皮秒，具体取决于器件大小。

MOSFET 技术在数字和功率应用领域的普及 得益于 它与双极结晶体管相比所具有的两个主要优势。

其中一个优势是，MOSFET 器件在高频开关应用中非常重要。MOSFET 晶体管更加容易驱动，因为其控制电极与导电器件隔离，所以不需要连续的导通电流。一旦 MOSFET 晶体管开通，它的驱动电流几乎为零。而且，控制电荷大量减少，MOSFET 晶体管的存储时间也相应大幅减少。这基本上消除了导通压降和关断时间之间的设计权衡问题，而开通状态压降与控制电荷成反比。

因此，与双极器件相比，MOSFET 技术预示着使用更简单且更高效的驱动电路带来显著的经济效益。

此外，需要特别强调突出的是，在电源应用中，MOSFET 具有电阻的性质。MOSFET 漏源端上的压降是流入半导体的电流的线性函数。此线性关系用 MOSFET 的 RDS(on) 来表征，也称为导通电阻。导通电阻对指定栅源极电压和器件温度来说是恒定的。与 p-n 结 -2.2mV/°C 的温度系数不同，MOSFET 的温度系数为正值，约为 0.7%/°C 至 1%/°C。

正因为 MOSFET 具有此正温度系数，所以当使用单个器件不现实或不可能时，它便是高功率 应用中 并行运行的理想之选。由于通道电阻具有正 TC，因此多个并联 MOSFET 会均匀地分配电流。在多个 MOSFET 上会自动实现电流共享，因为正 TC 的作用相当于一种缓慢的负反馈系统。

载流更大的器件会产生更多热量 - 请别忘了漏源电压是相等的 – 并且温度升高会增加其 RDS(on) 值。增加电阻会导致电流减小，从而降低温度。最终，当并联器件所承载的电流大小相近时，便达到平衡状态。RDS(on) 值和不同结至环境热阻的初始容差可导致电流分布出现高达 30% 的重大误差。

1.器件类型

几乎所有制造商对于制造出色的功率 MOSFET 都有自己独特的方法，不过市场上的所有器件可分为三种基本类型。如 图 1 中所示。

双扩散 MOS 晶体管于 20 世纪 70 年代开始应用于电源应用领域， 并在过去这些年间不断演进。使用多晶硅栅极结构和自校准流程，可提高集成密度并减小寄生电容。

第二次重大改进来自于 V 型坡口或沟道技术，从而进一步提高了功率 MOSFET 器件的单元密度。提高性能和集成密度并不容易;然而，沟道 MOS 器件的制造流程更困难。

横向功率 MOSFET 显著减小了寄生电容，所以开关速度大幅提高，所需的栅极驱动功率要低得多。

2.MOSFET模型

文中提供了多种模型来说明 MOSFET 的工作原理，不过，找到合适的说明可能并不容易。大多数 MOSFET制造商为其器件提供 Spice 和/或 Saber 模型，但这些模型对于设计人员在实践中遇到的应用陷阱却鲜有提及。甚至对于如何解决最常见的设计难题，它们所提供的线索也很少。

实用的 MOSFET 模型需要从应用角度描述器件的所有重要属性，因此非常复杂。另一方面，如果我们将模型的适用性局限于特定问题领域，可由 MOSFET 晶体管得出一些简单且有意义的模型。

图 2 中的第一款模型基于 MOSFET 器件的实际结构，主要可用于直流分析。图 2a 中的 MOSFET 符号表示通道电阻，而 JFET 对应于外延层的电阻。因此，EPI 层的电阻是器件额定电压的函数，同时高电压MOSFET 需要的外延层更厚。

图 2b 可非常有效地模拟 MOSFET 由 dv/dt 导致的击穿特性。作为栅极端阻抗函数，它展示了两种主要击穿机制，也就是 dv/dt 引起所有功率 MOSFET 中的寄生双极晶体管的开通，以及 dv/dt 引起沟道的开通。由于制造工艺的改进，现代功率 MOSFET 实际上几乎不受寄生 NPN 晶体管的 dv/dt 触发事件的影响，从而减小了基极和发射极区域的电阻。

还必须提到的是，寄生双极晶体管还具有另一个重要角色。它的基极 - 集电极结是有名的 MOSFET 体二极管。

图 2c 是 MOSFET 的开关模型。此模型显示了影响开关性能的最重要的寄生器件。它们各自的作用将在后面进行讨论，专门介绍器件的开关过程。

3.MOSFET关键参数

当考虑 MOSFET 开关模式工作时，我们的目标是尽可能在最短的时间内在器件的最低和最高电阻状态间切换。由于 MOSFET 的实际开关时间(大约为 10ns 至 60ns)至少要比理论开关时间(大约为 50ps 至 200ps)长两到三个数量级，因此了解这种差异非常重要。返回 图 2 中的 MOSFET 模型，可以看到所有模型都包含三个电容器，分别连接在三个器件端子间。

最后，MOSFET 晶体管的开关性能取决于如何使得电压在这些电容器上快速地改变。

因此，在高速开关 应用中，最重要的参数是器件的寄生电容。其中，CGS 和 CGD 这两个电容器对应于器件的实际几何结构，而 CDS 电容器就是寄生双极晶体管的基极集电极二极管(体二极管)的电容。

CGS 电容器由栅极电极所产生的源和通道区域的重叠形成。它的值由这两个区域的实际几何结构确定，并在不同工作条件下保持恒定(线性)。

CGD 电容器是两种效应产生的结果。除了耗尽区域的电容之外，一部分是 JFET 区域和栅极电极的重叠，是非线性的。等效 CGD 电容是器件的漏源电压的函数，通过 公式 1 计算近似值。

CDS 电容器也是非线性的，因为它是体二极管的结电容。它与电压的关系如 公式 2 所示。

遗憾的是，上述电容值均未在晶体管数据表中直接定义。它们的值由 CISS、CRSS 和 COSS 电容值间接提供，而且必须按照 公式 3 中所示的公式计算：

更复杂的问题由电容器 CGD 在开关应用中引起， 因为它位于器件输入和输出端之间的反馈路径中。因此，它在开关应用中的 有效值可能大得多，具体取决于 MOSFET 的漏源电压。这种现象称为“米勒”效应，如 公式 4 中所示。

因为 CGD 和 CDS 电容器与电压相关，所以数据表编号只有在给定的测试条件下有效。必须根据所需电荷计算特定应用的相关平均电容，以确定各电容器上的实际电压变化。对于大多数功率 MOSFET，近似值如 公式5 所示。

下一个要提到的重要参数是栅极网状电阻 RG,I。此寄生电阻描述了与器件内栅极信号分配相关的电阻。它在高速开关应用中非常重要， 因为它位于器件的驱动器和输入电容器之间，直接影响 MOSFET 的开关时间和dv/dt 抗扰性。业内已经认识到了这种影响，然而，射频 MOSFET 晶体管等真正的高速器件使用金属栅极电极来实现栅极信号分配，而不是电阻更高的多晶栅极网。

数据手册中未指定 RG,I 电阻，但在某些应用中， 它是器件的一个非常重要的特性。

显然，栅极阀值电压也是一个重要的特性。务必应注意，数据表中的 VTH 值是在温度为 25°C 且电流很低(典型值为 250μA)的条件下定义的。

因此，这并不等于众所周知的栅极开关波形的米勒平坦区域电压。对于 VTH，另一个很少提及的事实是，其温度系数近似为 7 mV/°C。它在专为逻辑电平 MOSFET 设计的栅极驱动电路中尤为重要，在这种电路中，VTH 在通常测试条件下已经很低。由于 MOSFET 通常在较高的温度下工作，合理的栅极驱动设计必须将关断时 VTH 处于较低电压的情况考虑在内。

MOSFET 的跨导是其工作线性区域中的小信号增益。需要着重指出的是，每次开关MOSFET 时，它必须通过线性操作模式，而这时的电流取决于栅源极电压。跨导 gfs 相对于漏极电流和栅源电压是个小信号，如 公式 6 中所示。

相应地，MOSFET 在线性区域的最大电流由 公式 7 给出。

对这个 VGS 公式进行变换，可以得出米勒平坦区域的近似值是漏极电流的函数，如 公式 8 中所示：

源极电感 (LS) 和漏极电感 (LD) 等其他重要参数对开关性能的限制很大。数据手册中列出了典型 LS 和 LD 值，这两个值主要取决于晶体管的封装类型。

它们对性能产生的影响可结合通常与布局有关的外部寄生组件和露电感、电流感应电阻等随外部电路元件进行分析研究。

但出于完整性考虑，还需要指出的是外部串联栅极电阻和 MOSFET 驱动器输出阻抗在高性能栅极驱动设计中起决定因素，因为它们会对开关速度产生深远影响，并最终影响开关损耗。

4.开关应用

现在，确定了所有因素后，让我们来研究一下 MOSFET 晶体管的实际开关行为。为了更好地理解基本过程，电路的寄生电感将被忽略。稍后将单独分析它对基本操作的相应影响。此外，以下描述涉及到钳位电感式开关，因为开关模式电源中所用的大多数MOSFET 晶体管和高速栅极驱动电路都工作在该工作模式下。

图 3 中显示了最简单的钳位电感式开关模型，其中直流电流源代表电感器。在短暂的开关切换期间，它的电流可以认为是常数。二极管在 MOSFET 关断时提供一条电流路径，并将器件的漏极钳位到由电池表示的输出电压。

5.开通过程

MOSFET 晶体管的开通动作可分为如 图 4 中所示的 4 个阶段。

第一步，器件的输入电容从 0V 充电至 VTH。在此期间，大部分栅极电流用于对 CGS 电容器充电。少量电流也会流经 CGD 电容器。随着栅极端子电压升高，CGD 电容器的电压将略有下降。这个期间称为开通延时，因为器件的漏极电流和漏极电压保持不变。

栅极充电至阀值电平后，MOSFET 就能载流了。在第二个阶段中，栅极电平从 VTH 升高到米勒平坦电平VGS,Miller。当电流与栅极电压成正比时，这是器件的线性工作区。在栅极侧，就像在第一阶段中那样，电流流入 CGS 和 CGD 电容器中，并且 VGS 电压升高。在器件的输出端，漏极电流升高，同时漏源电压保持之前的电平 (VDS,off)。可以通过查看 图 3 中的原理图来了解。在所有电流传输到 MOSFET 中并且二极管完全关断。

能够阻止其 PN 结上的反向电压之前，漏极电压必须保持输出电压电平。

进入开通过程第三阶段后，栅极已充电至足够电压 (VGS,Miller)，可以承载完整的负载电流且整流器二极管关断。此时，允许漏极电压下降。当器件上的漏极电压下降时，栅源极电压保持稳定。这就是栅极电压波形中的米勒平坦区域。驱动器提供的所有栅极电流都被转移，从而对 CGD 电容器充电，以便在漏源极端子上实现快速的电压变化。现在，器件的漏极电流受到外部电路(这是直流电流源)的限制，因此保持恒定。

开通过程的最后一步是通过施加更高的栅极驱动电压，充分增强 MOSFET 的导通通道。VGS 的最终幅值决定了开通期间器件的最终导通电阻。所以，在第四阶段中，VGS 从 VGS,Miller 上升至最终值 VDRV。这通过对CGS 和 CGD 电容器充电来实现，因此现在栅极电流在两个组件之间分流。当这些电容器充电时，漏极电流仍然保持恒定，而由于器件的导通电阻下降，漏源电压略有下降。

6.关断过程

MOSFET 晶体管的 关断过程说明基本上与上文所述的开通过程相反。开始时 VGS 等于 VDRV，器件中的电流是由 图 3 中的 IDC 表示的满负载电流。漏源电压由 IDC 和 MOSFET 的 RDS(on) 定义。出于完整性考虑，图5 中显示了四个关断步骤。

第一个阶段是关断延迟，需要将 CISS 电容从初始值放电至米勒平坦电平。在这段时间内，栅极电流由 CISS电容器自己提供，并流经 MOSFET 的 CGS 和 CGD 电容器。随着过驱电压降低，器件的漏极电压略有上升。漏极的电流保持不变。

在第二阶段，MOSFET 的漏源电压从 ID⋅RDS(on) 上升至最终的 VDS,off 电平，由整流器二极管根据 图 3 简化原理图钳位至输出电压。在此时间段内，与栅极电压波形中的米勒平坦区域对应，栅极电流完全是 CGD 电容器的充电电流，因为栅源极电压是恒定的。此电流由功率级旁路电容器提供，并从漏极电流中减去。总漏极电流仍然等于负载电流，也就是 图 3 中由直流电流源表示的电感器电流。

第三阶段的开始用二极管开通表示，因此为负载电流提供了一个替代路径。栅极电压继续从 VGS,Miller 下降至VTH。绝大部分栅极电流来自 CGS 电容器，因为 CGD 电容器实际上在前一个阶段中就已经充满电了。在此间隔结束时，MOSFET 处于线性工作状态，栅源极电压下降导致漏极电流减小并接近于零。同时，由于正向偏置整流器二极管的作用，漏极电压在 VDS,off 时保持稳定。

关断过程的最后一步是对器件的输入电容完全放电。VGS 进一步下降，直至达到 0V。与第三关断阶段类似，栅极电流的更大一部分由 CGS 电容器提供。器件的漏极电流和漏极电压保持不变。

概括而言，得出的结论是，在四个阶段中，MOSFET 晶体管可在最高和最低阻抗状态(开通或关断)间切换。四个阶段的长度是寄生电容值、电容上所需的电压变化和可用的栅极驱动电流的函数。这就突显出正确的组件选择以及出色的栅极驱动设计对于高速高频开关 应用非常重要。

遗憾的是，这些数字与特定测试条件和电阻负载相对应，因此难以比较不同制造商的产品。而且，在具有限定电感负载的实际 应用 中，开关性能与数据表中给出的数字有显著差异。

7.功率损耗

功率应用中 MOSFET 晶体管的开关 操作 会导致某些不可避免的损耗，具体分为两类。

在这两种损耗机制中，比较简单的一种是器件的栅极驱动损耗。如前面所述，开通或关断 MOSFET 需要对CISS 电容器充电或放电。当电容器上的电压发生变化时，就会转移一定数量的电荷。栅极电压在 0V 和实际栅极驱动电压 VDRV 之间变化所需的电荷数量由典型栅极电荷与栅源极电压曲线的对比来表征，如 图 6 中所示。

此图表提供了最坏情况下相对准确的栅极电荷估算，它是栅极驱动电压的函数。用于产生各个曲线的参数是器件的漏源极关断状态电压。VDS,off 会影响米勒电荷(即曲线平坦部分下面的区域)，从而影响开关周期内所需的总栅极电荷。从 图 6 中获得总栅极电荷后，可根据 公式 9 计算栅极电荷损耗。

应注意的是，前面公式中的 QG ⋅ fDRV 项给出了驱动栅极所需的平均偏置电流。

在栅极驱动电路中驱动 MOSFET 晶体管栅极会产生功率损耗。返回 图 4 和 图 5，可以确定栅极驱动路径中串联欧姆阻抗的组合是耗能分量。在每个开关周期中，所需的栅极电荷应通过驱动器输出阻抗、外部栅极电阻器和内部栅极网状电阻。实际上，功率损耗与通过电阻器传输电荷的快慢无关。

使用 图 4 和 图 5 中的电阻器符号，驱动器功率损耗如 公式 10 中所示。

在上述公式中，栅极驱动电路由电阻输出阻抗表示，此假设对于基于 MOS 的栅极驱动器是有效的。当栅极驱动电路中使用双极晶体管时，输出阻抗变为非线性，此时运用这些公式不能得出正确答案。可以假定，使用低阻值栅极电阻器 (< 5Ω) 时，大多数栅极驱动损耗发生在驱动器中。如果 RGATE 足够大，可将 IG 限制在双极驱动器的输出电流能力以下，那么绝大部分栅极驱动功率损耗则发生在 RGATE 中。

除了栅极驱动功率损耗，由于器件会在短时间内同时出现高电流和高电压，因此在传统感应中晶体管会累积开关损耗。为了尽可能降低开关损耗，必须尽量减少此阶段的持续时间。看看 MOSFET 的开关流程，此条件限于开关操作中开关切换的间隔 2 和间隔 3。这些时间间隔对应于栅极电压介于 VTH 和 VGS,Miller 之间时器件的线性运行(这会导致器件的电流发生变化)以及漏极电压经历开关切换时的米勒平坦区域。

认识到这一点对于正确设计高速栅极驱动电路来说非常重要。它强调了这一事实：栅极驱动器的最重要特性是米勒平坦区域电压电平周围的拉-灌电流能力。峰值电流能力是通过在完整 VDRV 下对器件的输出阻抗进行测量的，与 MOSFET 的实际开关性能关系不大。真正决定器件开关时间的因素是当栅源极电压(即驱动器输出)约为 5V(对于逻辑电平 MOSFET 约为 2.5V)时的栅极驱动电流能力。

可通过使用开关切换第 2 阶段和第 3 阶段中栅极驱动电流、漏极电流和漏极电压波形的简化线性近似，对MOSFET 开关损耗进行粗略估算。首先，必须分别确定第二和第三阶段的栅极驱动电流：

假定 IG2 将器件的输入电容器从 VTH 充电至 VGS,Miller 并且 IG3 是 CRSS 电容器的放电电流，同时漏极电压从VDS,off 变为 0V，则近似开关时间如下：漏极电压从 VDS,off 变为 0V，近似开关时间如 公式 12 中所示。

在 t2 期间，漏极电压为 VDS,off，电流从 0A 上升为负载电流 IL，而在 t3 阶段内，漏极电压从 VDS,off 降至接近0V。同样，可以使用波形的线性近似，按照 公式 13 所示估算各个阶段中的功率损耗分量。

总开关损耗是两个损耗分量之和，下面的 公式 14 列出了简单的表达式：

虽然开关切换很好理解，但几乎仍然无法计算准确的开关损耗。原因是在开关过程中，寄生电感分量的影响会极大地改变电流和电压波形以及开关时间。考虑到实际电路中不同源极电感和漏极电感的影响，我们用二阶微分方程来描述电路的实际波形。由于栅极阀值电压、MOSFET 电容值、驱动器输出阻抗等变量具有很大的容差，上述线性近似似乎是非常合理的折衷，可用于估算 MOSFET 中的开关损耗。

8.寄生器件的影响

源极电感对开关性能的影响最大。典型电路中寄生源极电感有两个来源：巧妙集成在 MOSFET 封装中的源极接合线以及源极引线和共用接地之间的印刷电路板线路电感。这通常是指功率级高频滤波器电容器和栅极驱动器的旁路电容器的负电极。与源极串联的电流感应电阻器可以向之前的两个分量添加更多电感。

在需要源电感器的开关流程中有两种机制。在开关切换开始时，栅极电流快速增加，如 图 4 和 图 5 中所示。此电流必须流经源电感，并根据电感值减小。因此，对 MOSFET 的输入电容充电/放电所需的时间延长，从而主要对开关延时(第 1 步)产生影响。而且，源电感器和 CISS 电容器会形成一个谐振电路，如 图7 中所示。

此谐振电路在栅极驱动电压波形的陡峭边缘退出，这是在大多数栅极驱动电路中观察到振荡峰值的根本原因。遗憾的是，CISS 和 LS 之间非常高的 Q 共振会通过(或可通过)环路的串联电阻分量衰减，这些分量包括驱动器输出阻抗、外部栅极电阻器和内部栅极网状电阻器。

可按 公式 15 计算可实现最佳性能的唯一的栅极电阻值 RGATE。

减小电阻值可导致栅极驱动电压波形过冲，还可提高开通速度。电阻值升高会导致振荡欠阻尼并延长开关时间，对于栅极驱动设计没有任何好处。

源极电感的第二个影响是，只要器件的漏极电流快速改变，就会产生负反馈。这种影响出现在开通过程的第二阶段以及关断过程的第三阶段中。在这些阶段，栅极电压处于 VTH 和 VGS,Miller 之间，栅极电流由驱动阻抗上的电压 VDRV – VGS 定义。

为了快速增加漏极电流，必须在源极电感上施加明显的电压。此电压会降低驱动阻抗上的可用电压，从而减小栅极驱动电压的变化率和漏极电流的 di/dt。di/dt 减小要求源电感上的电压降低。栅极电流和漏极 di/dt 之间的微妙平衡通过源极电感器的负反馈建立。

开关网络的另一个寄生电感是漏极电感，它同样由几个分量构成。它们是晶体管封装中的封装电感、与互连关联的所有电感，以及隔离电源中变压器的泄漏电感。它们串联在一起，因此影响相互叠加。它们充当MOSFET 的开通阻尼器。在开通期间，它们限制漏极电流的 di/dt，并将器件上的漏源电压降低 LD⋅di/dt倍。实际上，LD 可以显著降低开通开关损耗。虽然 LD 值升高似乎在开通时有利，但当漏极电流必须快速下降时，在关断时会导致较大问题。为了支持因 MOSFET 的关断而快速减小漏极电流，LD 上必须形成与开通所对应的相反方向的电压。此电压高于 VDS,off 电平的理论值，在漏源电压上形成过冲，并增加关断开关损耗。