最大限度降低SiC FET的EMI的开关损耗

对高效率、高功率密度和系统简单性的需求增加，使得碳化硅 （SiC） FET 因其快速开关速度、低 R 而成为电源工程师的有吸引力的选择DS（开启）和高压额定值。

然而，SiC 器件的快速开关速度会导致更高的电压DS尖峰具有更长的振铃持续时间，这会在高电流水平下引入更多的 EMI。对于从事电动汽车和可再生能源等大功率应用的工程师来说，在试图提高效率并释放这项先进技术的全部潜力而又不必要地使设计复杂化时，这将是一个问题。

什么是 VDS尖峰和铃声？

V 的根本原因DS尖峰和振铃是寄生电感。如果我们看一下SiC MOSFET的典型关断波形（图1），栅源电压（V一般事务人员）为18V至0V，漏极电流（ID） 在 50A 时关闭，总线电压 （VDS） 为 800V。由于SiC MOSFET的开关速度更快，因此会出现高VDS尖峰和较长的振铃持续时间。高VDS尖峰将降低器件裕量，以处理雷电和突然负载变化等条件引起的电压困扰。较长的振铃持续时间将引入更多的EMI。这种现象在高电流水平上更为明显。

图1.关断 VDS 尖峰和振铃，采用快速 SiC 器件

常规方式

抑制EMI的标准解决方案是通过使用高栅极电阻（RG).但是，这种方法将迫使在效率和EMI之间进行权衡。事实上，使用高R值G显著增加开关损耗。

另一种解决方案是降低电源环路杂散电感。然而， 它需要重新设计PCB布局并使用电感较小的较小封装.此外， 我们可以最小化PCB上的电源环路面积是有限的， 并且有安全法规设置最小间距和间隙距离.此外，通过使用更小的封装，我们牺牲了热性能。

我们还具有滤波器设计，可帮助我们满足EMI要求并简化系统中的权衡。除此之外，我们可以使用控制方法来降低EMI;例如，频率抖动技术通过分散电源的噪声频谱来降低EMI。

新方式

更有效和高效的方法是采用简单的RC缓冲器，从而减轻设计挑战并释放SiC器件的全部功率。这种简单的解决方案可以证明可以有效地控制VDS尖峰和振铃持续时间，在宽负载范围内具有更高的效率，并且关断延迟可以忽略不计。

得益于更快的dv/dt和额外的Cs，缓冲器还具有更高的位移电流，这意味着关断转换时的ID和VDS重叠更少。

我们可以使用双脉冲测试（DPT）来研究缓冲器的影响。它是带有感性负载的半桥配置。高端和低边使用相同的器件：V一般事务人员， VDS和我D从低侧器件测量（图2）。

电流互感器 （CT） 测量器件和缓冲电流。因此，测得的开关损耗包括器件开关损耗和缓冲损耗。

图2.半桥配置（顶部和底部设备相同）

如果使用缓冲器，则它是一个 200pF 电容器，与 SiC MOSFET 漏极和拉极两端的 10Ω 电阻串联。

图 3：RC 缓冲器更有效地控制关断 EMI

首先，让我们比较关断（图3）。对于图1中的同一器件，左侧波形使用RC缓冲器和低R。G（关闭），正确的波形使用高RG（关闭）但没有冷落。两种方法都限制了关断VDS峰值尖峰电压;但是，缓冲器使用33ns来抑制振铃，而高RG（关闭）仍然有超过 100ns 的振铃持续时间。此外，缓冲器的延迟时间比使用高R要短G（关闭）.因此，缓冲器更有效地控制两个VDS关闭时的关闭尖峰和振铃持续时间。

图4.RC 缓冲器在开启期间的有效性

在导通侧（图 4），如果我们比较带有 RC 缓冲器的波形和 RG（开）5Ω和没有缓冲器的缓冲器，我们可以看到，使用缓冲器轻微会增加峰值反向恢复电流（IRR） 从 94A 到 97A。除此之外，它对导通波形的影响可以忽略不计。

这表明缓冲器比高R更有效G（关闭）控制 VDS 尖峰和振铃持续时间。但是缓冲器能更有效吗？（图5）

图5.缓冲器与高R的开关损耗（Eoff，Eon）比较G（关闭）

在 48A 时，我们发现高 RG（关闭）关断开关损耗是使用低R缓冲器的两倍以上G（关闭）.因此，缓冲器在关断时效率更高，因为它允许更快的开关，同时提供更好的V控制DS尖峰和振铃。

如果我们看一下导通开关损耗，缓冲器平均略微增加了70μJ。因此，为了全面估计整体效率，我们需要将 Eoff 和 Eon 相加并比较 Etotal（图 6）。当设备全速切换时，很明显，高于 18A 的缓冲器效率更高。对于开关频率为40A/40kHz的40mΩ器件，使用高R电阻的开关损耗之差G（关闭）和低 RG（关闭）带缓冲器是每个设备11W。

图6.缓冲器与高R的开关损耗（总）比较G（关闭）

因此我们可以得出结论，缓冲器比使用高R更有效，更高效G（关闭）.

随着我们进入第四代SiC器件，这种简单的设计解决方案将继续提供更低的总开关损耗，同时优化系统电源效率。

审核编辑：郭婷