交织结构的优势可惠及多个细分市场。交织型ADC最大好处是增加了带宽，因为ADC的奈奎斯特带宽更宽了。同样，我们举两个100 MSPS ADC交织以实现200 MSPS采样速率的例子。
2020-06-09 09:54:49
6440 
ADC 使用若干个ADC_CLK 周期对输入电压采样，采样周期数目可以通过ADC_SMPR1 和ADC_SMPR2 寄存器中的SMP[2:0]位而更改。
2012-03-22 10:45:305849 本文主要介绍了采样保持电路图大全（五款采样保持电路设计原理图详解），采样保持电路(采样/保持器)又称为采样保持放大器。当对模拟信号进行A/D转换时，需要一定的转换时间，在这个转换时间内，模拟信号要保持基本不变，这样才能保证转换精度。采样保持电路即为实现这种功能的电路。
2018-02-23 09:59:4495716 
如今大多数ADC芯片里都集成了采样保持功能，以便更好地处理交流信号，这种类型的ADC我们叫做采样ADC，可是早些时候的ADC并非采样类型，而只是一个简单的编码器。 非采样ADC的一个缺点是，如果在
2021-04-28 11:02:5024116 
一个基本的逐次逼近型 ADC 的原理框图如下：由采样保持电路（SHA）、控制逻辑电路、时序发生电路、D/A 转换电路、电压比较电路等组成。
2021-04-28 10:51:5910438 
主要是关于：采样保持名词解释、采样保持电路工作原理、采样保持电路功能、采样保持电路作用以及采样保持电路设计。
2022-10-20 09:37:345059 采样保持电路从模拟输入信号中获取样本并保持特定时间段，然后输出输入信号的采样部分。该电路仅对几微秒的输入信号进行采样。
2022-11-08 17:29:186704 
在RA6M4处理器的ADC里，有两路ADC可以分别采样当前的CPU内部温度和参考电压值。
2022-12-19 09:23:201498 
SAR型ADC，又叫逐渐逼近型ADC，属于瞬死值转换型-转换对象是模拟信号在采样时刻或前几个时刻抽样值，即时输出结果。
2023-02-07 16:52:032458 
逐次逼近寄存器型(SAR)模拟数字转换器(ADC)是采样速率低于5Msps (每秒百万次采样)的中等至高分辨率应用的常见结构。
2023-09-14 09:34:472770 
当SHA配合ADC使用时（外置或内置），SHA性能对该组合的整体动态性能至关重要，在确定系统的SFDR、SNR等参数方面起着重要作用。
2021-10-20 10:42:323144 
AD9254-150EBZ，用于AD9254的评估板是单芯片，1.8V单电源，14位，150 MSPS模数转换器（ADC），具有高性能采样保持放大器（SHA）和 - 芯片电压参考。宽带宽，真正的差分
2020-07-22 11:46:37
有大神知道12位ADC采样保持器里面的电容量级是多少吗？因为设计电路的时候要使用抗混叠滤波器，需要考虑采样保持器电容与抗混叠滤波电容的大小关系
2023-11-02 06:27:44
本文主要参考了TIDA-010031参考设计，分析下ADC采样积分方波无感控制的原理，方便大家更好地完成类似的方案设计。1.下面是典型的三相BLDC电机控制框图.三个半桥驱动BLDC无刷电机，检测低
2022-11-07 06:47:39
文主要参考了TIDA-010031参考设计，分析下ADC采样积分方波无感控制的原理，方便大家更好地完成类似的方案设计。1.下面是典型的三相BLDC电机控制框图.三个半桥驱动BLDC无刷电机，检测低边
2020-12-14 15:35:10
，但了解其基本工作原理对于了解ADC动态性能十分重要。当采样保持器处于采样（或跟踪）模式时，输出跟随输入而变化，二者之间仅存在很小的电压偏差。但也有输出在采样模式下不完全跟随输入的SHA，其输出仅在保持
2022-04-06 14:04:47
在Ａ／Ｄ转换开始时将信号电平保持住，而在Ａ／Ｄ转换结束后又能跟踪输入信号的变化，即使输入信号处于采样状态。能完成这种功能的器件叫采样／保持器。从上面的分析可知，采样／保持器在保持阶段相当于一个模拟信号
2018-01-08 14:23:45
级为 - 40 ～ + 8 5 ℃, S 级为 55 ～ + 12 5 ℃。 J级和 A 级采用 8 脚塑料 D I P 封装 , S 级采用 8 脚小型封装 。
项目中需要设计ADC前端采样保持
2023-11-23 07:05:20
AD9233-105EBZ，用于评估AD9233的评估板，12位，105 MSPS，1.8V模数转换器，具有高性能采样保持放大器（SHA）和片内基准电压源。该产品采用多级差分流水线架构，具有输出纠错
2019-11-11 07:16:29
Σ-Δ调制器是一种过采样架构，因此，我们从奈奎斯特采样理论和方案以及过采样ADC操作开始讨论。图2比较了ADC的奈奎斯特操作、过采样方案和Σ-Δ调制(也是过采样)方案。图2a显示了ADC以标准奈奎斯特方式
2017-04-21 10:50:35
的应用中是一个关键部分。由于其他结构诸如两步快闪结构或内插式结构都很难在高输入频率下提供低谐波失真，因此流水线结构在高速低功耗的ADC应用中也成为一个比较常用的结构。 作为流水线ADC前端的采样保持
2018-10-08 15:47:53
&；S.对我来说，图灵在LED，激活H &；和一个控制登记连接到样品的时钟输入，LED的最后我用SAR ADC采样64次电压的采样和保持转弯后。我正在取样64次以获得更好的分辨率。当我
2019-08-14 11:41:15
AD9246-105EBZ，AD9246评估板是单片，1.8V单电源，14位，105 MSPS模数转换器，具有高性能采样保持放大器（SHA）和片内基准电压源。该产品采用多级差分流水线架构，具有输出纠错逻辑，可在105 MSPS数据速率下提供14位精度，并确保在整个工作温度范围内无失码
2020-07-20 10:16:13
我想知道哪一个PIC24部件有多个采样和保持同时ADC采样。我在任何参数图表或选择器指南中找不到这个信息。我宁愿不浏览每一个数据表…谢谢！ 以上来自于百度翻译 以下为原文 I would like
2019-05-24 06:24:14
了视野，但为了达到X波段（12 GHz频率），仍然需要更多带宽。在信号链中运用采样保持放大器 (THA)，可以从根本上扩展带宽，使其远远超出ADC采样带宽，满足苛刻高带宽的应用的需求。本文将证明，针对RF市场开发的最新转换器前增加一个THA，便可实现超过10 GHz带宽。
2019-07-22 08:01:03
本文设计了一个可用于12 bit，20 MS／s流水线ADC中的采样／保持电路。该电路使用CSMC公司的0.5μm CMOS工艺库，在20 MS／s采样频率下，当输入信号的频率为9.8193 MHz
2021-04-20 06:45:33
（使用放大器）也可以是无源（使用变压器或巴伦），具体取决于系统要求。无论哪种情况，都必须谨慎选择元器件，以便实现在目标频段的最优ADC性能。射频采样ADC采用深亚微米CMOS工艺技术制造，并且半导体器件的物理
2018-11-01 11:25:01
解决问题，然后 ADC 并非千篇一律。因此，设计人员需要了解各种拓扑，以及它们与应用的对应关系。例如，ADC 可能设计用来优化采样率、功耗和精度等不同特征。本文将会讨论一些常见 ADC 架构的设计要求，然后介绍
2018-09-30 13:39:22
。在我的例子中，我在LED上图灵，用一个连接到采样和保持的CLK输入的控制寄存器激活H＆AMs，然后转向LED，最后我用SAR ADC采样64倍采样和保持电压。我正在取样64次以获得更好的分辨率。当我
2019-08-15 11:19:14
为了在驱动ADC的同时获得极小的噪声和信号失真，你都想过哪些办法？其实呢只要设计一种无源网络接口，实现宽带噪声抑制和采样保持阻抗的变换，从而为驱动放大器提供一个更匹配的负载阻抗即可。下面就为坛子里
2019-01-08 11:17:19
各位大牛好
我想选择一款采样保持芯片来实现对脉宽1ns的周期脉冲信号进行等效采样，后端ADC的采样频率为10MSPS。
1）AD783的Acquisition time典型值是250ns，是不是
2023-11-17 07:55:46
AD9233-125EBZ，用于评估AD9233的评估板，12位，125 MSPS，1.8V模数转换器，具有高性能采样保持放大器（SHA）和片内基准电压源。该产品采用多级差分流水线架构，具有输出纠错
2019-06-11 10:45:45
采样保持电路的结构分为哪几种？如何去设计运算放大器？描述自举开关是如何实现的？怎样对运算放大器进行仿真验证？
2021-04-20 06:59:17
；当Vc为保持电平时，开关S断开，输出电压Vo保持在模拟开关断开瞬间的输入信号值。高输入阻抗的缓冲放大器的作用是把CH和负载隔离，否则保持阶段在CH上的电荷会通过负载放掉，无法实现保持功能。二、采样/保持器的基本结构1、串联型2、反馈型3、电容校正型来源：CSDN
2011-07-28 10:21:06
）；
来自采样电容的电荷注入反射回输入网络。
无缓冲ADC
开关电容ADC（见图1）就是一类无缓冲ADC。无缓冲ADC的功耗通常远低于缓冲ADC，因为前者的外部前端设计直接连到ADC的内部采样保持（SHA
2023-12-18 07:42:00
)；来自采样电容的电荷注入反射回输入网络。无缓冲ADC开关电容ADC(见图1)就是一类无缓冲ADC。无缓冲ADC的功耗通常远低于缓冲ADC，因为前者的外部前端设计直接连到ADC的内部采样保持(SHA
2018-09-17 15:38:24
-采样保持器)；*来自采样电容的电荷注入反射回输入网络。无缓冲ADC开关电容ADC(见图1)就是一类无缓冲ADC。无缓冲ADC的功耗通常远低于缓冲ADC，因为前者的外部前端设计直接连到ADC的内部采样
2018-10-18 11:23:57
模拟输入频率改变，以及SHA从采样模式变为保持模式时，无缓冲ADC的输入阻抗也会变化。必须使输入与ADC采样模式匹配，如图2所示。图2. 输入阻抗与模式和频率的关系在基带范围的较低频率时，输入阻抗的实
2018-01-23 16:01:44
介绍了一种利用双采样技术的高性能采样/保持电路结构，电路应用于10bits50MS/s 流水线ADC 设计中。电路结构主要包含了增益自举运算放大电路和栅压自举开关电路。增自举运算放大
2009-12-26 16:39:10
28 对采样保持电路的原理、工作方式、电路的参数以及保持电容器电容量大小的选定进行了分析。关键词：采样；保持；电容
Abstract：This paper analyses the principle of~mapling a
2010-04-13 08:54:0564 在常规高速采样保持电路(SHC)中采样速率主要受到保持电容器被充电到输入电平期间的采集时间的限制。本文描述一种新的电路结构，其采样速率仅仅由保持时间决定。就时钟馈通而
2010-04-28 09:57:4563 一种新型高速采样保持电路摘要 : 本文提出了一种新型的基于运算放大器的开关电容采样保持电路结构。采用速度补偿解决了高速高分辨采样保持电
2010-05-24 15:44:2149 采样保持电路
2009-01-02 01:06:501471 
采样保持放大器
采样保持电路(采样/保持器)又称为采样保持放大器。当对模拟信号进行A/D转换时，需要一定的转换时间，在这个转换时间内，模拟信号要保持基本不变，这
2009-03-11 18:29:563785 
×1000采样与保持电路图
2009-04-09 09:23:26799 
采样与保持电路图
2009-04-09 09:23:541253 
低漂移采样与保持电路图
2009-04-09 09:24:27568 
高速采样与保持电路图1
2009-04-09 09:26:15667 
高速采样与保持电路图2
2009-04-09 09:26:58612 
高速采样与保持电路图3
2009-04-09 09:27:24619 
采样保持电路(S/H)原理
A/D转换需要一定时间,在转换过程中,如果送给ADC的模拟量发生变化,则不能保证精度。为此,在ADC前加入采样保持电路,如图8-30所示。采样保持电路有两种
2009-04-12 12:01:3522785 
采样信号保持电路图
2009-05-08 14:28:551034 
采样保持电路图
2009-07-08 11:40:58976 
反相采样保持电路图
2009-07-17 14:43:55647 
同相采样保持电路图
2009-07-17 14:51:13712 
业内唯一的16位、8通道、同时采样ADC面世
Maxim推出8通道、16位、同时采样ADC MAX11046。器件采用独特的架构(专利申请中)产生一路噪声极低的片内负电压。这种创新架构能
2009-12-24 08:41:461262 采样时间为20US的中速采样和保持电路
电路的功能
所谓采样和保持
2010-05-05 15:53:511382 
单片采样保持电路
现在已有多种单片采样保持电路的产品。图5.4-72是单片采样保持电路LF398。该电路在作为单位增益跟随器使用时，其DC增益精度为0.002%到0.01
2010-05-23 18:19:302995 
本文采用一种全差分电荷转移型结构的采样保持电路，这种结构可以很好地消除与输入信号无关的电荷注入和时钟馈通；通过底极板采样技术，消除与输入信号相关的电荷注入和
2010-06-07 14:46:262585 
图中所示是用SF357运放组成的电压采样保持电路.这种电压采样保持电路可以方便地观察任一时间内的被测瞬间电
2010-10-08 12:53:5712120 
本文对流水线ADC的采样保持电路的结构以及主要模块如增益提高型运算放大器电路、共模反馈电路和开关电路进行了分析，并对各个模块进行了设计，最终设计出一个适合于13 bit 40 MHz流
2012-09-25 09:47:196331 
AD783是一款高速单芯片采样保持放大器(SHA)，0.01%采集时间典型值为250 ns。其保持模式总谐波失真经过全面测试，输入频率最高达100 kHz。AD783配置为单位增益放大器，并采用已获
2015-11-30 10:22:2439 摘要 ：本文介绍了一种以采样/ 保持器 L F398 芯片为主要器件的峰值保持电路。该电路具有结构简单、调试方便、性能优良等优点 ，可广泛应用于各种脉冲分析系统。
2017-11-04 10:07:3524454 
的应用中是一个关键部分。由于其他结构诸如两步快闪结构或内插式结构都很难在高输入频率下提供低谐波失真，因此流水线结构在高速低功耗的ADC应用中也成为一个比较常用的结构。 作为流水线ADC前端的采样保持电路是整个系统的关键模块电路
2017-11-16 15:23:311 采样示波器也是非常常用的电子仪器，有四大功能： 1）高带宽示波器功能； 2）时域反射计TDR功能； 3）光眼图分析仪功能； 4）抖动分析仪功能。 采样示波器是高精度测试仪器，仪器结构原理图如图1所示
2017-11-23 05:44:01947 
的应用中是一个关键部分。由于其他结构诸如两步快闪结构或内插式结构都很难在高输入频率下提供低谐波失真，因此流水线结构在高速低功耗的ADC应用中也成为一个比较常用的结构。 作为流水线ADC前端的采样保持电路是整个系统的关键模块电路
2017-12-07 10:45:235 随着数字化的普及和技术的发展，A/D转换器的应用无处不见。在目前使用的众多 CMOS A/D转换器中，一种常用解决方案是使用 开关电容结构实现输入采样。在这种最基本的结构中，输入部分由一只体积相对
2018-05-11 11:57:0010054 
的模块，采样保持电路的性能直接决定了整个ADC的性能，在以上系统中对功耗的要求十分严格。本设计在实现高速高精度采样保持功能的同时，还实现了MDAC功能，这样既能降低ADC功耗又能减少芯片面积。
2019-06-13 08:19:004768 
关键词：AD781 , 采样保持放大器 AD781是高速单片采样保持放大器(SHA)，它确保在整个温度范围内有最大700ns采样时间达到0．01％，规定和测试保持模式总谐波失真和保持模式信号噪声
2019-01-31 07:11:011106 关键词：AD783 , 采样保持放大器 AD783是高速单片采样保持放大器(SHA)，提供典型250ns采样时间达到0．01％，在最高输入频率100kHz时规定和测试保持模式总谐波失真。AD783
2019-01-31 07:40:011374 AD7875和AD7876采用高密度线性兼容双极/ CMOS工艺（LC 2 MOS）组合12位A / D转换器（ADC），采样/保持（SHA） ），单个单片芯片上的参考和接口逻辑。
2019-04-12 17:59:572330 
峰值电压采样保持电路：峰值电压采样保持电路如图12-50所示。峰值电压采样保持电路南一片采样保持器芯片LF398和一块电压比较器LM311构成。LF398的输出电压和输入电压通过LM3J1进行比较t当U．》Uo时．
2020-01-21 17:21:0014502 
采样保持器是一种用逻辑电平控制其工作状态的器件，是计算机系统模拟量输入通道中的一种模拟量存储装置。
2020-01-15 11:42:1618179 采样保持电路能够跟踪或者保持输入模拟信号的电平值。在理想状况下，当处于采样状态时，采样保持电路的输出信号跟随输入信号变化而变化。
2020-03-31 16:48:011306 
采样／保持电路是模数转换器的重要组成部分，它的性能决定着整个A／D转换器的性能。随着科学技术的发展，系统对A／D转换器的速度和精度要求越来越高，因此，设计一个高性能的采样／保持电路就显得尤为重要。
2020-07-26 11:03:103724 
电路是完成这一基本功能的控制电路。DATEL采样保持放大器适用于信号处理系统、事件分析和许多其它应用领域。
2021-09-07 16:34:45547 
AD783：高速单片采样保持放大器(SHA)数据表
2021-04-14 14:27:125 SHA3：采样保持放大器过时数据表
2021-04-22 18:53:338 SHA5：采样保持放大器过时数据表
2021-04-23 11:14:501 SHA1144：过时的高分辨率14位采样保持放大器数据表
2021-05-20 08:08:091 SHA6：采样保持放大器过时数据表
2021-05-26 17:44:507 SHA1A：采样保持放大器过时数据表
2021-05-26 18:08:014 SHA4：采样保持放大器过时数据表
2021-05-26 18:44:338 SHA1134：通用采样保持放大器过时数据表
2021-05-26 18:59:178 一个逐次逼近寄存器 （SAR） 模数转换器 （ADC） 通常需要一个驱动器来驱动其模拟输入，以获得所需的精度效果。但是在较低数据吞吐量和较低分辨率应用中，你也许不需要驱动器。让我们来看一看SAR ADC的采样过程和模拟输入结构来了解驱动器的要求。
2022-01-28 09:32:002769 
解决办法1配置adc的时候，采样周期需要设置大一些。sConfig.SamplingTime = ADC_SAMPLETIME_71CYCLES_5 ;分析：采样周期太小，会导致采样不准确，采样周期
2021-11-25 09:21:0235 STM32 ADC 过采样技术
2021-12-08 16:21:0641 射频接收系统通常使用数字信号处理算法进行信号解调和分析，因此需要使用ADC对信号进行采样。根据采样频率的不同，可以分为射频直接采样、中频采样、IQ采样。射频采样和中频采样只需要一路ADC，采样结果
2022-07-28 09:05:472626 本文分析数字电源ADC采样时间的原理、误差来源、改善方法。
2023-03-08 15:01:003182 
在可编程逻辑控制器(PLC)输出模块中存在每通道采样保持架构,它采用开关电容和缓冲器作为采样保持放大器(SHA),以便存储单通道高性能DAC的选定输出样本。这些样本通过-一个模拟开关或多路复用器在不同保持电容之间切换。
2023-03-17 15:22:451341 
现代接收器系统对更高容量和更多数据吞吐量的需求不断增加。我们必须拥有高采样率数据转换器和高动态范围系统。一些模数转换器（ADC）架构确实实现了非常高的采样率，但没有最佳的信噪比（SNR）。其他器件可实现非常好的SNR，但其采样率有限。没有一个内核ADC器件同时满足高采样速率和动态范围的要求。
2023-04-15 09:49:091242 
种应用中，可使用SHA捕获在切换之前的最后一个瞬时采样 的模拟输入电压，并且在切换期间以最小的衰减保持这一采样值。 在采用分段或逐次逼近 式ADC处理信号的应用场合中，SHA与ADC一起使用以便使系统的全部潜在带宽达到最 大值。在快闪ADC之前加一个具有
2023-05-12 14:46:27219 
采样保持电路是模数转换器(ADC)中最重要的电路之一。其电路中存在的寄生电容会引入时钟馈通、沟道电荷注入等非理想因素严重影响ADC的整体性能。鉴于此，本文将介绍这些非理想因素产生的原因及常见的解决方法。
2023-07-17 16:16:191031 
使用ADC时需要重点关注的参数。采样率和带宽之间的关系是非常重要的，下面将详细分析采样率和带宽之间的关系。 一、 ADC采样率和带宽的定义 首先，我们需要了解ADC采样率和带宽的定义。采样率是指ADC每秒钟可以采集并转换模拟信号的次数。例如，如果ADC的采样率为10kHz，则每秒可以将模
2023-09-12 10:51:126012 与ADC转換器相伴出现的逻辑器件是采样保持放大器。 对于1.5V工作的电路来说，采样保持电路是最难设计的电路之一
2023-10-13 14:23:46464 
正在加载...
电子发烧友App
工商网监
评论