高速数模转换器（DAC）的建立和保持时间

　　为了达到高速数/模转换器（DAC）的性能，需要严格满足数字信号的时序要求。随着时钟频率的提高，数字接口的建立和保持时间成为系统设计人员需要重点关注的参数。本应用笔记对建立和保持时间进行详尽说明，因为这些参数与Maxim的高性能数据转换方案密切相关。

　　建立时间（tS）是相对于DAC时钟跳变，数据必须达到有效的逻辑电平的时间。保持时间（tH）则定义了器件捕获/采样数据后允许数据发生变化的时间。图1给出了相对于时钟上升沿的建立和保持时间。特定器件的时钟信号有效边沿可能是上升/下降沿，或由用户选择，例如MAX58？5 16位、500Msps、插值和调制双通道DAC，CMOS输入。

　　采用CMOS技术设计的数字电路通常将电源摆幅的中间值作为切换点。因此，时间参考点定在信号边沿的中点。图1波形标明了器件在典型条件下的建立和保持时间。注意此时定义的这两个参数均为正值，但在建立或保持时间出现负值时将会令人迷惑不解。

　　

　　MAX58？1 600Msps、16位DAC为这一中间值状态提供了很好的学习实例。该器件的建立时间为-1.5ns，而保持时间为2.6ns。图2给出MAX58？1的建立时间。注意，实际应用中，数据通常在采样时钟跳变后发生变化。图3给出了相同器件的保持时间。

　　为满足这些是需要求，用户需要分析数据源的传输延迟和抖动。传输延迟决定了时钟的标称定时要求，而抖动指标则决定了所允许的容限。为了解释这一关系，我们以具有1.5ns传输延迟的逻辑门电路为例。如果在逻辑门电路作用相同的时钟信号，MAX58？1将刚好满足如图2所示的建立时间。这种情况下，对于温度漂移、时钟或数据抖动以及器件之间存在的差异都不具备任何设计裕量。

　　

　　可以采用两种方法对建立和保持时间进行优化，包括增加时钟延迟、保持一致的引线长度等。在数据源和DAC之间增加时钟延迟有助于解决上述例子中的传输延迟问题。保持一致的数据源与DAC输入引脚之间的引线长度可以确保抖动、漂移不会使某一位进入下一个时钟周期。需要注意的是，我们现在处理的是包含多条数据线的高速数据总线，任何时刻所有位都必须满足时序要求。

　　处理高频数据的定时面临诸多挑战，解决这些难题需要设计人员或系统设计工程师充分理解具体信号链路中所有器件的规格。如果链路中任一器件的规格要求得不到满足，系统性能将会降低。性能的降低表现为DAC输出的下降或限制时钟频率。