电子发烧友App

硬声App

0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

电子发烧友网>PCB设计>Allegro>教您在Allegro中设置走线等长进阶

教您在Allegro中设置走线等长进阶

收藏

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

评论

查看更多

相关推荐

Allegro 16.3

Allegro 16.3 學(第一章~第五章)https://www.elecfans.com/soft/courseware/2012/20121231303626.htmlAllegro
2013-01-01 17:37:29

Allegro设置等长线规则

在附件是如何设置等长线的规则指导,因为经常性的会忘记,所以经撰写下来,以供自己和他人参考,避免不必要的时间浪费在查找资料上。
2020-08-10 12:35:58

allegro16.6 T 等长

各位大侠,Allegro16.6 T等长是如何设置的呢,请帮帮忙啦~~~~
2016-02-29 08:22:15

allegro16.6线快捷键设置

allegro16.6线快捷键设置#切换线宽#funckey 0c options acon_line_width constraint #默认线宽#funckey 04 options
2021-07-12 14:06:18

allegro ddr等长设置及绕线的步骤

allegro ddr等长设置及绕线的步骤
2015-12-28 22:01:11

allegro能不能查看一段蛇形线的长度?

问题1:allegro如何查看一段蛇形线的长度?问题2:一段线由4段折线连接起来,但是我只想看它的中间两段合起来的长度,该如何进行操作?貌似allegro不能进行这样的操作?
2012-08-24 10:30:09

allegro线过程中方头怎么改成圆头

请问给位高手,我是刚学Allegro,在线过程线是方头而且在转角处有"断开”的样子,但是走好线之后显示是圆头而且没有断开的样子,怎么设置可以在线过程也是圆头而且没有断处,我用的版本是16.3,希望各位高手不吝赐教,谢谢!
2011-12-26 14:04:21

allegro等长设置总结

个人小结,希望能对那些还不会用allegro设置等长规则的朋友有点作用。也欢迎同行交流。
2013-12-26 15:53:24

allegro格点设置详解

调节线很不方便。以上对格点进行了说明,当然,还要根据实际情况灵活把握,根据不同情况,选择适合自己的格点。那么,在allegro,如何对格点进行设置呢?首先,我们必须了解格点的偏移量。这儿的偏移量我们
2019-02-13 23:31:26

AD9446 LVDS信号线的PCB线的差分对间等长有没有要求?

我的AD9446的工作在LVDS模式下,请问对于AD9446(100MHz),LVDS信号线的PCB线的差分对间等长有没有要求?(PS:16对差分线,都做等长好复杂)谢谢!
2023-12-18 06:26:51

ADS PCB功能使用技巧系列之 - 如何蛇形线

,选中Options对话框的Routing页表项,其中红色框的参数即针对蛇形线,这里我们把平行线段距离(Gap)设置为3,点击OK,即可完成蛇形线设置。(6)在PCB中选定一个引脚,按F3开始线
2015-01-12 15:40:09

Altium Designer 蛇行 等长 布线 技巧

的那一根做为基准,把它尽量的布短一点。三. 蛇行线等长按 T ,R 键,单击一根线,再按 TAB 键,设置一下先1. 选中 在右边的网络,选中一根你想要长度的网络,一般选最长的那根也就是说,以后
2013-01-12 15:18:43

Altium Designer如何绕等长线

本帖最后由 山文丰 于 2020-7-14 14:32 编辑 1、为什么要等长等长的重要性。在 PCB 设计等长线主要是针对一些高速的并行总线来讲的。由于这类并行总线往往有多根数据信号
2020-07-14 14:30:31

Altium Desinger怎么蛇形线

转帖蛇形线在高速板比较常见的一种线方式。通过蛇形线的方式可以比较好的保证两条等长线的长度相等。今天我们就来介绍下在Altium Desinger怎么进行蛇形线线。布线完成后进行蛇形线调整
2017-11-23 11:14:42

Altium designer 等长布线

AltiumDesigner等长布线操作 我为大家介绍 等长布线,”等长线“简单的理解就是让指定网络的线”长度“一样。等长线的主要目的是为了补偿同一组时序相关的信号线延时较小的线,尽量减小
2018-03-09 09:54:43

DDR2地址线线等长怎么做(PADS)

`如附图所示的多个DDR2地址线线等长大家是怎么做的(用pads),大家有什么好的方法吗?共享一下,谢谢!`
2013-08-05 11:09:23

MIPI线的6大法则

时,一般需要保持DP/DN在线的过程中保持等距,保证一定的耦合程度,但是需要弄清楚的时,等长的优先级是高于等距的。且在线时,线对之间要保持2W的距离。3、参考层MIPI线应该保持连续的参考层,且最好
2018-05-21 11:53:33

PADS等长线教程

本帖最后由 宋一锋 于 2016-11-25 17:53 编辑 PADS等长线教程
2016-11-18 15:06:20

PADS等长线教程

PADS等长线教程
2013-04-27 23:34:35

PADS等长线教程

PADS等长线教程
2014-11-25 01:10:28

PADS如何设置差分等长自动曲形线

`各们老师们,如何设置差分等长自动曲形线,而不是蛇形线。在长度约束里我设置数量也是最小了还是没有像这样的曲形线,是不是PADS没有这个功能,请各们老师们帮小弟解答一下。`
2019-06-10 10:23:30

PCB线与各类信号布线注意事项

下方的参考层不能被分割或有间隙,不能被其它线截断),最好是有一整片的地层,如果做不到,至少要保证MIPI信号线下方的参考层比MIPI信号层每边要宽4W以上(W即MIPI信号线线宽度);  等长
2023-04-12 15:08:27

PCB布局之蛇形线

环境下的传播速度是一样的,线长度一样,信号传播速度一样,那么信号传播的时间就一样了。实际上及时线长度一样,信号传播的时间也不一定一样,比如高瘦和矮胖这两种绕等长的方法,高瘦线,有大量相邻线
2022-12-27 20:33:40

PCB设计DDR布线要求及绕等长要求

(T型线),下图是地址线从CPU芯片一驱2个DDR下图是从CPU到两颗DDR地址线采用星型拓扑,从芯片到两颗DDR的地址线长度一样。绕等长要求先确认以下几点:1、DDR的线有没有布完,检查是否有
2017-10-16 15:30:56

PCB设计软件allegro16.6演示区域规则的设置

前一期对物理规则和间距规则进行了设置,本期板儿妹继续给大家介绍区域约束规则设置。用PCB设计工具进行画板,对于不同的线,线宽与线距要求是不同的,比如电源线、时钟线、差分走线等,但是这些线
2016-12-28 10:45:56

SDRAM线 有哪些要求?

SDRAM要跑143M ,那SDRAM线 有哪些要求?数据线等长,地址线等长 ,时钟线长度各有什么要求?
2015-01-29 15:09:21

SD卡线问题

不同(线好的读写速度快且不容易出错),网上看了些帖子说线需要"等长"、“包地”等,坛里的有兴趣的朋友来讨论讨论。
2013-05-31 11:30:26

ad怎么完美控制等长

画一组等长线,某些线等长进度条骗了我。以为达到设定的长度会停下来,可是还是超出了好多。怎么设定让他严格等长
2014-12-31 11:27:41

altuim designer 等长命令及技巧

;数字键2增大绕线拐角幅度;数字键3减小绕线Gap间距;数字键4增大绕线Gap间距;Shift+a可以直接在线模式下绕点对点等长Ctrl+鼠标中键可以查看网络长度原创文章,转载请注明: 转载自 allegro小北PCB设计
2018-08-04 13:03:03

ddr2和nand线

[size=14.3999996185303px]我有个ARM的板子,DDR2和NAND的数据线是复用的,这样PCB线的时候,除了原来DDR2高速信号线阻抗和等长以外,还需要特别注意什么吗。NAND的线长是不是不算入DDR2总的线长
2016-10-10 17:09:28

pcb蛇形线

2、滤波电感。对一些重要信号,如 INTEL HUB架构的HUBLink,一共13根,跑233MHz,要求必须严格等长,以消除时滞造成的隐患,绕线是唯一的解决办法。一般来讲,蛇形线线距>
2019-05-22 02:48:05

一文详解关于PCB线角度的设置

距太近,由于线间的寄生电容,高速信号走了捷径,就会出现等长不准的情况。现代的 EDA 软件的绕线规则都可以很方便的设置相关的绕线规则。以 arc 弧形线如果不是技术规范明确要求要以弧形线,或者是 rf
2020-02-18 09:52:59

为什么allegro16.6里snake线不出下图这样的弧线?

我安装的allegro16.6里snake不出如下图这样的弧线,请教是我的allegro问题吗?如不是请问是如何操作,谢谢
2019-09-11 02:51:28

为何allegro线居中?

图片当中没有报DRC错误,但是不能使用线居中功能,是否是因为PCB其余地方有错误的原因?多谢解答
2019-07-01 22:57:59

主板的线和布局设计解读

的一大分别。但是,普通消费者如何才能分辩出一块主板设计得好坏与否呢?下面,笔者就为大家简单分析一下,使大家在选购主板时有更全面的参考依据。 一、解读主板的线设计     1、时钟线等长概念  在一块
2018-11-23 11:14:34

主板的线设计的好处与误区

,部分有开发实力的主板厂商,就在北桥芯片的安排布局上采用旋转45度的巧妙设计,不但缩短了北桥芯片与CPU、内存插槽及AGP插槽之间的线长度,而且更能使时钟线等长。2、蛇行走线的误区  蛇行线是一种
2018-08-30 10:14:47

以太网的接口信号在PCB线的时候差分可以不等长么?

以太网的接口信号,在PCB线的时候,差分可以不等长么?如果要等长,误差是多少?
2023-04-07 17:38:17

信号在PCB线传输时延 (上)

介电常数受横截面的几何结构影响比较大;而串扰,其有效介电常数受奇偶模式的影响较大;不同绕线方式有效介电常数受其绕线方式的影响。3.仿真分析过程 3.1 微带线和带状线传输时延PCB微带线是指线只有一
2014-10-21 09:54:56

信号在PCB线传输时延(下)

员为了满足等长要求会对线进行绕线,很少有设计人员会考虑到不恰当的绕线也会影响传输线时延。为了验证绕线对传输线时延的影响,我们公司信号完整性团队(SI组)设计出测试板进行实测。如下图12所示,蛇形绕线
2014-10-21 09:51:22

信号在PCB线关于串扰 , 奇偶模式的传输时延

介电常数受奇偶模式的影响较大;不同绕线方式有效介电常数受其绕线方式的影响。3.仿真分析过程3.1 微带线和带状线传输时延PCB微带线是指线只有一个参考面,如下图1;带状线是指线有2个参考面,如下
2015-01-05 11:02:57

关于AD的弧形线

想问下AD线成弧形线,有没有坏处?或者是在哪些情况下,会有明显的弊端?
2015-05-10 20:45:27

在PCB布局线时CAN需要差分等长线吗?

在PCB布局线时CAN需要差分等长线吗?
2023-04-07 17:39:25

在负片地层线出现DRC

刚接触Allegro。我设置了四个层,TOP,GND,POWER,BOTTOM,其中TOP和BOTTOM为正片,GND和POWER为负片。使用Z-COPY给GND层铺铜。在TOP层开始线,然后
2013-10-25 16:50:44

怎么设置手工不同网络等长线

各位大侠:想请问下,如何在Protel ***设置手工不同网络之间的等长线,越详细越好!谢谢!
2012-09-15 22:44:01

怎么在Altium 3D预览设置线

请问大家3D预览,怎么设置线,铜皮变得很清晰
2019-09-30 00:10:58

新手请教关于T型接点等长问题

ALLEGRO设置好T型接点后,如下图所示据我的理解,ALLEGROT型接点等长设置的是图中BC和BD两断线等长,对吧??那如何设置AB线等长??
2017-07-07 17:55:14

求教 Allegro 焊盘出线方式 设置

新手 请教ALLegro线时 连到焊盘的 总有角度 和中心成 45或 90用slide移线命令 总是拉不直想设置成 与焊盘可任意角连接 怎么设置请高手帮忙 。。
2014-06-03 16:12:38

allegro生成的Gerber文件后,TOP.art文件为什么会丢失了一部分焊盘和线

1、用allegro生成的Gerber文件后,TOP.art文件为什么会丢失了一部分焊盘和线?2、截图如图片3:我尝试过的方法a:首先检查了生成Gerber文件的格式、参数发现设置正确;b:重新覆铜再次生成Gerber文件,结果仍然是top层丢失部分焊盘、线和覆铜;有没有其它解决方案,谢谢!
2021-08-29 11:45:28

蛇形线作用

的HUBLink,一共13根,跑233MHz,要求必须严格等长,以消除时滞造成的隐患,绕线是唯一的解决办法。一般来讲,蛇形线线距>=2倍的线宽。PCI板上的蛇行线就是为了适应PCI
2010-10-28 00:05:05

蛇形线在PCB设计的作用

、阻抗匹配 2、滤波电感。对一些重要信号,如INTEL HUB架构的HUBLink,一共13根,跑233MHz,要求必须严格等长,以消除时滞造成的隐患,绕线是唯一的解决办法。一般来讲,蛇形线线
2018-11-23 17:02:19

请问allegro线时怎么不捕捉焊盘中心

allegro线的时候如何不捕捉焊盘中心,有的时候自动捕捉焊盘中心在布线的时候很不方便
2019-02-26 10:44:47

请问差分线可以设置等长吗?

差分线可以设置等长
2019-07-31 05:35:12

请问AD16设置哪个选型可以让PCB线强制走过去?

在AD16如果两个焊盘距离很近线揍不了,设置哪个选项,可以让线强制走过去
2019-09-05 02:05:13

请问AD18 PCB线任意线在哪里设置

AD18 ,PCB,线,任意线,在哪里设置?
2019-03-07 01:36:59

请问AD如何设置等长线画法?

原子大哥,由此看到你画PCB时,有考虑到时序,进行了等长线的画法,请问AD如何设置等长线画法,有没有教程或者帖子推荐下!
2019-07-26 04:36:27

请问AD线模式该怎么设置

AD线模式在哪设置呢?
2019-09-09 23:59:37

请问AllregroDDR3的数据线等长是怎么设置的?

DDR3的数据线等长是怎么设置长度的
2019-07-17 04:47:35

请问Altium designer单线等长和差分等长以及保持原间距线和等间距线该怎么用?

跪求Altium designer单线等长和差分等长以及保持原间距线和等间距线是怎么使用的,请求高人指点,谢谢!
2019-09-25 05:35:17

请问Altium这圆滑的线该怎么设置

请问,这圆滑的线,怎么设置
2019-06-26 01:57:15

请问SRAM等长是数据线和地址线一起做吗?

在MCU和SRAM连接的数据线和地址线是分别做等长(就是数据线一组自己做等长,地址线一组做等长),还是数据线和地址地址线一起做等长?另外那些SRAM的片选信号线等控制线需要做等长吗?是自己等长还是和数据线地址线一起?SRAM布线是对线的长度有没有限制?
2019-09-19 23:25:09

请问一下allegro如何使二条时钟线等长

请问一下allegro如何使二条时钟线等长
2021-04-25 08:47:46

请问图中SRAM线可以用吗?

大家帮我看看我这样的线可以用吗 SRAM2片 有必要绕等长线吗
2019-05-13 02:36:43

请问地址线需不需要等长线

有个项目很纠结,希望大家帮忙解答下:用的芯片主要有一块DSP芯片,一块DDR2芯片,一块FLASH芯片等,在线的时候这3个芯片之间的数据线,地址线需不需要等长线
2019-09-26 05:38:04

请问差分等长线需要注意哪些?

想问下大神们,差分等长怎么的?有哪些注意事项?
2019-10-08 10:01:52

高速的蛇形线在不同应用场合的不同作用

蛇形线,因为应用场合不同而具不同的作用:(1)如果蛇形线在计算机板中出现,其主要起到一个滤波电感和阻抗匹配的作用,提高电路的抗干扰能力。计算机主机板的蛇形线,主要用在一些时钟信号,如
2019-03-22 06:20:09

高速的蛇形线适合什么情况

高速的蛇形线,适合在那种情况?有什么缺点没,比如对于差分走线,又要求两组信号是正交的。回答:”蛇形线,因为应用场合不同而具不同的作用:(1)如果蛇形线在计算机板中出现,其主要起到一个滤波电感
2019-05-09 07:35:35

allegro使二条时钟线等长的设计置

为了使二个SDRAM的时钟线等长设置等长的方法有很多,在这里我们只为了二条时钟线等长来学习如何通过设置约束规则然后通
2010-06-21 11:57:521302

allegro_差分线等长设置

allegro_差分线等长设置,有需要的下来看看
2016-02-22 16:15:3562

Allegro中关于绕等长的自动功能

有了单线的自动等长,那就肯定不会放过板上随处可见的差分了,看大招——Auto-interactive Phase Tune。现在板子的速率越来越高,板上的差分线也就跟着越来越多,对内等长的工作量自然就加大了。但是自从有了绕线新功能,就再也不担心绕等长费时多啦。步骤和单线绕等长一样,简单明了。
2018-10-19 15:33:4026240

Allegro PCB设计时等长设置的一些方法与技巧解析

本文档的主要内容详细介绍的是Allegro PCB设计时等长设置的一些方法与技巧解析。以DDR3(4pcs,fly-by 结构)为例,讲述一下在allegro 中如何添加电气约束(时序等长)。
2018-11-27 16:02:570

Allegro的通用等长规则设置方法

本例中需要实现PCI-e金手指到EMMC芯片等长,包括D0-D7,CLK,CMD这10条网络。查看各条网络,确认是否存在串联匹配电阻。本例中,仅在时钟线上存在,如下图的高亮器件。
2019-06-22 09:44:228172

allegro封装库进阶版本

allegro封装库进阶版本-兼容最新版分享
2022-08-24 09:41:190

Allegro(AiDT)自动等长介绍.zip

Allegro(AiDT)自动等长介绍
2022-12-30 09:19:413

已全部加载完成