高速PCB设计指南之二

本文介绍，许多人把芯片规模的ＢＧＡ封装看作是由便携式电子产品所需的空间限制的一个可行的解决方案，它同时满足这些产品更高功能与性能的要求。为便携式产品的高密度电路设计应该为装配工艺着想。
　　当为今天价值推动的市场开发电子产品时，性能与可靠性是最优先考虑的。为了在这个市场上竞争，开发者还必须注重装配的效率，因为这样可以控制制造成本。电子产品的技术进步和不断增长的复杂性正产生对更高密度电路制造方法的需求。当设计要求表面贴装、密间距和向量封装的集成电路?ＩＣ?时，可能要求具有较细的线宽和较密间隔的更高密度电路板。可是，展望未来，一些已经在供应微型旁路孔、序列组装电路板的公司正大量投资来扩大能力。这些公司认识到便携式电子产品对更小封装的目前趋势。单是通信与个人计算产品工业就足以领导全球的市场。
　　高密度电子产品的开发者越来越受到几个因素的挑战：物理?复杂元件上更密的引脚间隔?、财力?贴装必须很精密?、和环境?许多塑料封装吸潮，造成装配处理期间的破裂?。物理因素也包括安装工艺的复杂性与最终产品的可靠性。进一步的财政决定必须考虑产品将如何制造和装配设备效率。较脆弱的引脚元件，如０．５０与０．４０ｍｍ?０．０２０″与０．０１６″?引脚间距的ＳＱＦＰ?ｓｈｒｉｎｋ ｑｕａｄ ｆｌａｔ ｐａｃｋ?，可能在维护一个持续的装配工艺合格率方面向装配专家提出一个挑战。最成功的开发计划是那些已经实行工艺认证的电路板设计指引和工艺认证的焊盘几何形状。
　　在环境上，焊盘几何形状可能不同，它基于所用的安装电子零件的焊接类型。可能的时候，焊盘形状应该以一种对使用的安装工艺透明的方式来定义。不管零件是安装在板的一面或两面、经受波峰、回流或其它焊接，焊盘与零件尺寸应该优化，以保证适当的焊接点与检查标准。虽然焊盘图案是在尺寸上定义的，并且因为它是印制板电路几何形状的一部分，它们受到可生产性水平和与电镀、腐蚀、装配或其它条件有关的公差的限制。生产性方面也与阻焊层的使用和在阻焊与导体图案之间的对齐定位有关。

　　1、焊盘的要求
　　国际电子技术委员会?ＩＥＣ? Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｅｌｅｔｒｏｔｅｃｈｎｉｃａｌ Ｃｏｍｍｉｓｓｉｏｎ?的６１１８８标准认识到对焊接圆角或焊盘凸起条件的不同目标的需要。这个新的国际标准确认两个为开发焊盘形状提供信息的基本方法：
　　１)．基于工业元件规格、电路板制造和元件贴装精度能力的准确资料。这些焊盘形状局限于一个特定的元件，有一个标识焊盘形状的编号。
　　２)．一些方程式可用来改变给定的信息，以达到一个更稳健的焊接连接，这是用于一些特殊的情况，在这些情况中用于贴装或安装设备比在决定焊盘细节时所假设的精度有或多或少的差别。
　　该标准为用于贴装各种引脚或元件端子的焊盘定义了最大、中等和最小材料情况。除非另外标明，这个标准将所有三中“希望目标”标记为一级、二级或三级。
　　一级：最大 － 用于低密度产品应用，“最大”焊盘条件用于波峰或流动焊接无引脚的片状元件和有引脚的翅形元件。为这些元件以及向内的″Ｊ″型引脚元件配置的几何形状可以为手工焊接和回流焊接提供一个较宽的工艺窗口。
　　二级：中等 － 具有中等水平元件密度的产品可以考虑采用这个“中等”的焊盘几何形状。与ＩＰＣ－ＳＭ－７８２标准焊盘几何形状非常相似，为所有元件类型配置的中等焊盘将为回流焊接工艺提供一个稳健的焊接条件，并且应该为无引脚元件和翅形引脚类元件的波峰或流动焊接提供适当的条件。
　　三级：最小 － 具有高元件密度的产品?通常是便携式产品应用?可以考虑“最小”焊盘几何形状。最小焊盘几何形状的选择可能不适合于所有的产品。在采用最小的焊盘形状之前，使用这应该考虑产品的限制条件，基于表格中所示的条件进行试验。
　　 在ＩＰＣ－ＳＭ－７８２中所提供的以及在ＩＥＣ６１１８８中所配置的焊盘几何形状应该接纳元件公差和工艺变量。虽然在ＩＰＣ标准中的焊盘已经为使用者的多数装配应用提供一个稳健的界面，但是一些公司已经表示了对采用最小焊盘几何形状的需要，以用于便携式电子产品和其它独特的高密度应用。
　　国际焊盘标准(ＩＥＣ６１１８８)了解到更高零件密度应用的要求，并提供用于特殊产品类型的焊盘几何形状的信息。这些信息的目的是要提供适当的表面贴装焊盘的尺寸、形状和公差，以保证适当焊接圆角的足够区域，也允许对这些焊接点的检查、测试和返工。
　　图一和表一所描述的典型的三类焊盘几何形状是为每一类元件所提供的：最大焊盘(一级)、中等焊盘(二级)和最小焊盘(三级)。

图一、两个端子的、矩形电容与电阻元件的IEC标准可以不同以满足特殊产品应用

焊盘特性 最大一级 中等二级 最小三级
脚趾-焊盘突出 0.6 0.4 0.2
脚跟-焊盘突出 0.0 0.0 0.0
侧面-焊盘突出 0.1 0.0 0.0
开井余量 0.5 0.25 0.05
圆整因素 最近0.5 最近0.05 最近0.05

表一、矩形与方形端的元件
(陶瓷电容与电阻) (单位:mm)

　　焊接点的脚趾、脚跟和侧面圆角必须针对元件、电路板和贴装精度偏差的公差?平方和?。如图二所示，最小的焊接点或焊盘突出是随着公差变量而增加的（表二）。

图二、带状翅形引脚元件的IEC标准定义了三种可能的变量以满足用户的应用

焊盘特性 最大一级 中等二级 最小三级
脚趾-焊盘突出 0.8 0.5 0.2
脚跟-焊盘突出 0.5 0.35 0.2
侧面-焊盘突出 0.05 0.05 0.03
开井余量 0.5 0.25 0.05
圆整因素 最近0.5 最近0.05 最近0.05

表二、平带L形与翅形引脚
(大于0.625mm的间距) (单位:mm)
　　如果这些焊盘的用户希望对贴装和焊接设备有一个更稳健的工艺条件，那么分析中的个别元素可以改变到新的所希望的尺寸条件。这包括元件、板或贴装精度的扩散，以及最小的焊接点或焊盘突出的期望（表３，４，５和６）。

　　用于焊盘的轮廓公差方法的方式与元件的类似。所有焊盘公差都是要对每一个焊盘以最大尺寸提供一个预计的焊盘图形。单向公差是要减小焊盘尺寸，因此得当焊接点形成的较小区域。为了使开孔的尺寸标注系统容易，焊盘是跨过内外极限标注尺寸的。
　　在这个标准中，尺寸标注概念使用极限尺寸和几何公差来描述焊盘允许的最大与最小尺寸。当焊盘在其最大尺寸时，结果可能是最小可接受的焊盘之间的间隔；相反，当焊盘在其最小尺寸时，结果可能是最小的可接受焊盘，需要达到可靠的焊接点。这些极限允许判断焊盘通过／不通过的条件。
　　假设焊盘几何形状是正确的，并且电路结构的最终都满足所有规定标准，焊接缺陷应该可以减少；尽管如此，焊接缺陷还可能由于材料与工艺变量而发生。为密间距?ｆｉｎｅ ｐｉｔｃｈ?开发焊盘的设计者必须建立一个可靠的焊接连接所要求的最小脚尖与脚跟，以及在元件封装特征上允许最大与最小?或至少?的材料条件。

表三、J形引脚 (单位:mm)

焊盘特性 最大一级 中等二级 最小三级
脚趾-焊盘突出 0.2 0.2 0.2
脚跟-焊盘突出 0.8 0.6 0.4
侧面-焊盘突出 0.1 0.05 0.0
开井余量 1.5 0.8 0.2
圆整因素 最近0.5 最近0.05 最近0.05

表四、圆柱形端子（MELF） (单位:mm)

焊盘特性 最大一级 中等二级 最小三级
脚趾-焊盘突出 1.0 0.4 0.2
脚跟-焊盘突出 0.2 0.1 0.0
侧面-焊盘突出 0.2 0.1 0.0
开井余量 0.2 0.25 0.25
圆整因素 最近0.5 最近0.05 最近0.05

表五、只有底面的端子 (单位:mm)

焊盘特性 最大一级 中等二级 最小三级
脚趾-焊盘突出 0.2 0.1 0
脚跟-焊盘突出 0.2 0.1 0
侧面-焊盘突出 0.2 0.1 0
开井余量 0.25 0.1 0.05
圆整因素 最近0.5 最近0.05 最近0.05

表六、内向L形带状引脚 (单位:mm)

焊盘特性 最大一级 中等二级 最小三级
脚趾-焊盘突出 0.1 0.1 0.0
脚跟-焊盘突出 1.0 0.5 0.2
侧面-焊盘突出 0.1 0.1 0.1
开井余量 0.5 0.25 0.05
圆整因素 最近0.5 最近0.05 最近0.05

　　2、BGA与CAP
　　ＢＧＡ封装已经发展到满足现在的焊接安装技术。塑料与陶瓷ＢＧＡ元件具有相对广泛的接触间距（１．５０，１．２７和１．００ｍｍ），而相对而言，芯片规模的ＢＧＡ栅格间距为０．５０，０．６０和０．８０ｍｍ。ＢＧＡ与密间距ＢＧＡ元件两者相对于密间距引脚框架封装的ＩＣ都不容易损坏，并且ＢＧＡ标准允许选择性地减少接触点，以满足特殊的输入／输出（Ｉ／Ｏ）要求。当为ＢＧＡ元件建立接触点布局和引线排列时，封装开发者必须考虑芯片设计以及芯片块的尺寸和形状。在技术引线排列时的另一个要面对的问题是芯片的方向?芯片模块的焊盘向上或向下?。芯片模块“面朝上”的结构通常是当供应商正在使用ＣＯＢ（ｃｈｉｐ－ｏｎ－ｂｏａｒｄ）（内插器）技术时才采用的。

　　 元件构造，以及在其制造中使用的材料结合，不在这个工业标准与指引中定义。每一个制造商都将企图将其特殊的结构胜任用户所定义的应用。例如?消费产品可能有一个相对良好的工作环境，而工业或汽车应用的产品经常必须运行在更大的压力条件下。取决于制造ＢＧＡ所选择材料的物理特性，可能要使用到倒装芯片或引线接合技术。因为芯片安装结构是刚性材料，芯片模块安装座一般以导体定中心，信号从芯片模块焊盘走入接触球的排列矩阵。
　　 在该文件中详细叙述的栅格阵列封装外形在ＪＥＤＥＣ的９５出版物中提供。方形ＢＧＡ，ＪＥＤＥＣ ＭＳ－０２８定义一种较小的矩形塑料ＢＧＡ元件类别，接触点间隔为１．２７ｍｍ。该矩阵元件的总的外形规格允许很大的灵活性，如引脚间隔、接触点矩阵布局与构造。ＪＥＤＥＣ ＭＯ－１５１定义各种塑料封装的ＢＧＡ。方形轮廓覆盖的尺寸从７．０－５０．０，三种接触点间隔 － １．５０，１．２７和１．００ｍｍ。
　　 球接触点可以单一的形式分布，行与列排列有双数或单数。虽然排列必须保持对整个封装外形的对称，但是各元件制造商允许在某区域内减少接触点的位置。

　　 3、芯片规模的BGA变量
　　 针对“密间距”和“真正芯片大小”的ＩＣ封装，最近开发的ＪＥＤＥＣ ＢＧＡ指引提出许多物理属性，并为封装供应商提供“变量”形式的灵活性。ＪＥＤＥＣ ＪＣ－１１批准的第一份对密间距元件类别的文件是注册外形ＭＯ－１９５，具有基本０．５０ｍｍ间距接触点排列的统一方形封装系列。
　　 封装尺寸范围从４．０－２１．０ｍｍ，总的高度(定义为“薄的轮廓”)限制到从贴装表面最大为１．２０ｍｍ。下面的例子代表为将来的标准考虑的一些其它变量。
　　 球间距与球尺寸将也会影响电路布线效率。许多公司已经选择对较低Ｉ／Ｏ数的ＣＳＰ不采用０．５０ｍｍ间距。较大的球间距可能减轻最终用户对更复杂的印刷电路板(ＰＣＢ)技术的需求。
　　 ０．５０ｍｍ的接触点排列间隔是ＪＥＤＥＣ推荐最小的。接触点直径规定为０．３０ｍｍ，公差范围为最小０．２５、最大０．３５ｍｍ。可是大多数采用０．５０ｍｍ间距的ＢＧＡ应用将依靠电路的次表面布线。直径上小至０．２５ｍｍ的焊盘之间的间隔宽度只够连接一根０．０８ｍｍ（０．００３″）宽度的电路。将许多多余的电源和接地触点分布到矩阵的周围，这样将提供对排列矩阵的有限渗透。这些较高Ｉ／Ｏ数的应用更可能决定于多层、盲孔或封闭的焊盘上的电镀旁路孔(ｖｉａ－ｏｎ－ｐａｄ)技术。

　　4、考虑封装技术
　　元件的环境与电气性能可能是与封装尺寸一样重要的问题。用于高密度、高Ｉ／Ｏ应用的封装技术首先必须满足环境标准。例如，那些使用刚性内插器(ｉｎｔｅｒｐｏｓｅｒ)结构的、由陶瓷或有机基板制造的不能紧密地配合硅芯片的外形。元件四周的引线接合座之间的互连必须流向内面。μＢＧＡ* 封装结构的一个实际优势是它在硅芯片模块外形内提供所有电气界面的能力。
　　 μＢＧＡ使用一种高级的聚酰胺薄膜作为其基体结构，并且使用半加成铜电镀工艺来完成芯片上铝接合座与聚酰胺内插器上球接触座之间的互连。依顺材料的独特结合使元件能够忍受极端恶劣的环境。这种封装已经由一些主要的ＩＣ制造商用来满足具有广泛运作环境的应用。
　　 超过２０家主要的ＩＣ制造商和封装服务提供商已经采用了μＢＧＡ封装。定义为“面朝下”的封装，元件外形密切配合芯片模块的外形，芯片上的铝接合焊盘放于朝向球接触点和ＰＣＢ表面的位置。这种结构在工业中有最广泛的认同，因为其建立的基础结构和无比的可靠性。μＢＧＡ封装的材料与引脚设计的独特系统是在物理上顺应的，补偿了硅芯片与ＰＣＢ结构的温度膨胀系统的较大差别。

　　5、安装座计划
　　推荐给ＢＧＡ元件的安装座或焊盘的几何形状通常是圆形的，可以调节直径来满足接触点间隔和尺寸的变化。焊盘直径应该不大于封装上接触点或球的直径，经常比球接触点规定的正常直径小１０％。在最后确定焊盘排列与几何形状之前，参考ＩＰＣ－ＳＭ－７８２第１４．０节或制造商的规格。
有两种方法用来定义安装座：定义焊盘或铜，定义阻焊，如图三所示。

图三、ＢＧＡ的焊盘可以通过化学腐蚀的图案来界定，
无阻焊层或有阻焊层叠加在焊盘圆周上（阻焊层界定）

　　铜定义焊盘图形 － 通过腐蚀的铜界定焊盘图形。阻焊间隔应该最小离腐蚀的铜焊盘０．０７５ｍｍ。对要求间隔小于所推荐值的应用，咨询印制板供应商。
　　阻焊定义焊盘图形 － 如果使用阻焊界定的图形，相应地调整焊盘直径，以保证阻焊的覆盖。
　　ＢＧＡ元件上的焊盘间隔活间距是“基本的”，因此是不累积的；可是，贴装精度和ＰＣＢ制造公差必须考虑。如前面所说的，ＢＧＡ的焊盘一般是圆形的、阻焊界定或腐蚀?阻焊脱离焊盘?界定的。虽然较大间距的ＢＧＡ将接纳电路走线的焊盘之间的间隔，较高Ｉ／Ｏ的元件将依靠电镀旁路孔来将电路走到次表面层。表七所示的焊盘几何形状推荐一个与名义标准接触点或球的直径相等或稍小的直径。

表七、 BGA元件安装的焊盘图形

接触点间距
（基本的） 标准球直径 焊盘直径 (mm)
最小 名义 最大 最小 - 最大
0.05 0.25 0.30 0.35 0.25-0.30
0.65 0.25 0.30 0.35 0.25-0.30
0.65 0.35 0.40 0.45 0.35-0.40
0.80 0.25 0.30 0.35 0.25-0.30
0.80 0.35 0.40 0.45 0.35-0.40
0.80 0.45 0.50 0.55 0.40-0.50
1.00 0.55 0.60 0.65 0.50-0.60
1.27 0.70 0.75 0.80 0.60-0.70
1.50 0.70 0.75 0.80 0.60-0.70

　　有些公司企图为所有密间距的ＢＧＡ应用维持一个不变的接触点直径。可是，因为一些０．６５与０．８０ｍｍ接触点间距的元件制造商允许随意的球与接触点直径的变化，设计者应该在制定焊盘直径之前参考专门的供应商规格。较大的球与焊盘的直径可能限制较高Ｉ／Ｏ元件的电路布线。一些ＢＧＡ元件类型的焊盘几何形状可能不允许宽度足够容纳不止一条或两条电路的间隔。例如，０．５０ｍｍ间距的ＢＧＡ将不允许甚至一条大于０．００２″或０．００３″的电路。那些采用密间距ＢＧＡ封装变量的可能发现焊盘中的旁路孔(微型旁路孔)更加实际，特别如果元件密度高，必须减少电路布线。

　　6、装配工艺效率所要求的特征
　　为了采纳对密间距表面贴装元件(ＳＭＤ)的模板的精确定位，要求一些视觉或摄像机帮助的对中方法。全局定位基准点是用于准确的锡膏印刷的模板定位和在精确的ＳＭＤ贴装中作为参考点。模板印刷机的摄相机系统自动将板对准模板，达到准确的锡膏转移。
　　对于那些使用模板到电路板的自动视觉对中的系统，电路板的设计者必须在焊盘层的设计文件中提供至少两个全局基准点（图四）。在组合板的每一个装配单元内也必须提供局部基准点目标，以帮助自动元件贴装。另外，对于每一个密间距ＱＦＰ、ＴＳＯＰ和高Ｉ／Ｏ密间距ＢＧＡ元件，通常提供一或两个目标。
在所有位置推荐使用一个基准点的尺寸。虽然形状和尺寸可以对不同的应用分别对待，但是大多数设备制造商都认同１．０ｍｍ（０．０４０″）直径的实心点。该点必须没有阻焊层，以保证摄相机可以快速识别。除了基准点目标外，电路板必须包含一些定位孔，用于二次装配有关的操作。组合板应该提供两或三个定位孔，每个电路板报单元提供至少两个定位孔。通常，装配专家规定尺寸（０．６５ｍｍ是常见的），应该指定无电镀孔。
　　至于在锡膏印刷模板夹具上提供的基准点，一些系统检测模板的定面，而另一些则检测底面。模板上的全局基准点只是半腐蚀在模板的表面，用黑树脂颜料填充。

　　7、指定表面最终涂层
　　为元件的安装选择专门类型的表面最终涂镀方法可以提高装配工艺的效率，但是也可能影响ＰＣＢ的制造成本。在铜箔上电镀锡或锡／铅合金作为抗腐蚀层是非常常见的制造方法。选择性地去掉铜箔的减去法?化学腐蚀?继续在ＰＣＢ工业广泛使用。因为锡／铅导线当暴露在１９５°Ｃ温度以上时变成液体，所以大多数使用回流焊接技术的表面贴装板都指定裸铜上的阻焊层(ＳＭＯＢＣ,ｓｏｌｄｅｒｍａｓｋ ｏｖｅｒ ｂａｒｅ ｃｏｐｐｅｒ)来保持阻焊材料下一个平坦均匀的表面。当处理ＳＭＯＢＣ板时，锡或锡／铅是化学剥离的，只留下铜导体和没有电镀的元件安装座。铜导体用环氧树脂或聚合物阻焊层涂盖，以防止对焊接有关工艺的暴露。虽然电路导线有阻焊层覆盖，设计者还必须为那些不被阻焊层覆盖的部分?元件安装座?指定表面涂层。下面的例子是广泛使用在制造工业的合金电镀典型方法。
　　通常要求预处理安装座的应用是超密间距ＱＦＰ元件。例如，ＴＡＢ(ｔａｂｌｅ ａｕｔｏｍａｔｅｄ ｂｏｎｄ)元件可能具有小于０．２５ｍｍ的引脚间距。通过在这些座上提供７００－８００μ″的锡／铅合金，装配专家可以上少量的助焊剂、贴装零件和使用加热棒、热风、激光或软束线光源来回流焊接该元件。在特殊的安装座上选择性地电镀或保留锡／铅合金将适用于超密间距ＴＡＢ封装的回流焊接。
　　使用热风均匀法，锡／铅在上阻焊层之后涂镀在电路板上。该工艺是，电镀的板经过清洗、上助焊剂和浸入熔化的焊锡中，当合金还是液体状态的时候，多余的材料被吹离表面，留下合金覆盖的表面。热风焊锡均匀?ＨＡＳＬ(ｈｏｔ ａｉｒ ｓｏｌｄｅｒ ｌｅｖｅｌｉｎｇ)电镀工艺广泛使用，一般适合于回流焊接装配工艺；可是，焊锡量与平整度的不一致可能不适合于使用密间距元件的电路板。
　　密间距的ＳＱＦＰ、ＴＳＯＰ和ＢＧＡ元件要求非常均匀和平整的表面涂层。作为控制在密间距元件的安装座上均匀锡膏量的方法，表面必须尽可能地平整。为了保证平整度，许多公司在铜箔上使用镍合金，接着一层很薄的金合金涂层，来去掉氧化物。
　　在阻焊涂层工艺之后，在暴露的裸铜上使用无电镀镍／金。用这个工艺，制造商通常将使用锡／铅电镀图案作为抗腐蚀层，在腐蚀之后剥离锡／铅合金，但是不是对暴露的安装座和孔施用焊锡合金，而是电路板浸镀镍／金合金。
　　按照ＩＰＣ－２２２１标准《印制板设计的通用标准》，推荐的无电镀镍厚度是２．５－５．０μｍ(至少１．３μｍ)，而推荐的浸金厚度为０．０８－０．２３μｍ。
　　有关金的合金与焊接工艺的一句话忠告：如果金涂层厚度超过０．８μｍ（３μ″），那么金对锡／铅比率可能引起最终焊接点的脆弱。脆弱将造成温度循环中的过分开裂或装配后的板可能暴露到的其它物理应力。

　　8、合金电镀替代方案
　　在上阻焊层之后给板增加焊锡合金是有成本代价的，并且给基板遭受极大的应力条件。例如用锡／铅涂层，板插入熔化的焊锡中，然后抽出和用强风将多余的锡／铅材料去掉。温度冲击可能导致基板结构的脱层、损坏电镀孔和可能影响长期可靠性的缺陷。 Ｎｉ／Ａｕ涂镀，虽然应力较小，但不是所有电路板制造商都有的一种技术。作为对电镀的另一种选择，许多公司已经找到成功的、有经济优势的和平整的安装表面的方法，这就是有机保护层或在裸铜上与上助焊剂涂层。
　　作为阻止裸铜安装座和旁通孔／测试焊盘上氧化增长的一个方法，将一种特殊的保护剂或阻化剂涂层应用到板上。诸如苯并三唑（Ｂｅｎｚｏｔｒｉａｚｏｌｅ）和咪唑（Ｉｍｉｄａｚｏｌｅ）这些有机／氮涂层材料被用来取代上面所描述的合金表面涂层，可从几个渠道购买到，不同的商标名称。在北美洲，广泛使用的一种产品是ＥＮＴＥＫ ＰＬＵＳ ＣＵ－１０６Ａ。这种涂层适合于大多数有机助焊焊接材料，在对装配工艺中经常遇到的三、四次高温暴露之后仍有保护特征。多次暴露的能力是重要的。当ＳＭＤ要焊接到装配的主面和第二面的时候，会发生两次对回流焊接温度的暴露。混合技术典型的多次装配步骤也可能包括对波峰焊接或其它焊接工艺的暴露。

　　9、一般成本考虑
　　与ＰＣＢ电镀或涂镀有关的成本不总是详细界定的。一些供应商感觉方法之间的成本差别占总的单位成本中的很小部分，所以界不界定是不重要的。其他的可能对不是其能力之内的成本有一个额外的费用，因为板必须送出去最后加工。例如，在加州的一家公司将板发送给在德州的一家公司进行Ｎｉ／Ａｕ电镀。这个额外处理的费用可能没有清晰地界定为对客户的一个额外开支；可是，总的板成本受到影响。
　　每一个电镀和涂镀工艺都有其优点与缺点。设计者与制造工程师必须通过试验或工艺效率评估仔细地权衡每一个因素。在指定ＰＣＢ制造是必须考虑的问题都有经济以及工艺上的平衡。对于细导线、高元件密度或密间距技术与μＢＧＡ，平整的外形是必须的。焊盘表面涂层可以是电镀的或涂敷的，但必须考虑装配工艺与经济性。
　　在所有涂敷和电镀的选择中，Ｎｉ／Ａｕ是最万能的(只要金的厚度低于５μ″)。电镀工艺比保护性涂层好的优势是货架寿命、永久性地覆盖在那些不暴露到焊接工艺的旁路孔或其它电路特征的铜上面、和抗污染。虽然表面涂层特性之间的平衡将影响最终选择，但是可行性与总的ＰＣＢ成本最可能决定最后的选择。在北美，ＨＡＳＬ工艺传统上主宰ＰＣＢ工业，但是表面的均匀性难于控制。对于密间距元件的焊接，一个受控的装配工艺取决于一个平整均匀的安装座。密间距元件包括ＴＳＯＰ、ＳＱＦＰ和μＢＧＡ元件族。如果密间距元件在装配中不使用，使用ＨＡＳＬ工艺是可行的选择。

　　10、阻焊层（sldermask)要求
　　阻焊层在控制回流焊接工艺期间的焊接缺陷中的角色是重要的，ＰＣＢ设计者应该尽量减小焊盘特征周围的间隔或空气间隙。虽然许多工艺工程师宁可阻焊层分开板上所有焊盘特征，但是密间距元件的引脚间隔与焊盘尺寸将要求特殊的考虑。虽然在四边的ＱＦＰ上不分区的阻焊层开口或窗口可能是可接受的，但是控制元件引脚之间的锡桥可能更加困难。对于ＢＧＡ的阻焊层，许多公司提供一种阻焊层，它不接触焊盘，但是覆盖焊盘之间的任何特征，以防止锡桥。多数表面贴装的ＰＣＢ以阻焊层覆盖，但是阻焊层的涂敷，如果厚度大于０．０４ｍｍ（０．００１５″），可能影响锡膏的应用。表面贴装ＰＣＢ，特别是那些使用密间距元件的，都要求一种低轮廓感光阻焊层。阻焊材料必须通过液体?湿?工艺或者干薄膜叠层来使用。干薄膜阻焊材料是以０．０７－０．１０ｍｍ（０．００３－０．００４″）厚度供应的，可适合于一些表面贴装产品，但是这种材料不推荐用于密间距应用。很少公司提供薄到可以满足密间距标准的干薄膜，但是有几家公司可以提供液体感光阻焊材料。通常，阻焊的开口应该比焊盘大０．１５ｍｍ（０．００６″）。这允许在焊盘所有边上０．０７ｍｍ(０．００３″)的间隙。低轮廓的液体感光阻焊材料是经济的，通常指定用于表面贴装应用，提供精确的特征尺寸和间隙。

　　结论
　　密间距(ｆｉｎｅ－ｐｉｔｃｈ)、ＢＧＡ和ＣＳＰ的装配工艺可以调整到满足可接受的效率水平，但是弯曲的引脚和锡膏印刷的不持续性经常给装配工艺合格率带来麻烦。虽然使用小型的密间距元件提供布局的灵活性，但是将很复杂的多层基板报上的元件推得更近，可能牺牲可测试性和修理。ＢＧＡ元件的使用已经提供较高的装配工艺合格率和更多的布局灵活性，提供较紧密的元件间隔与较短的元件之间的电路。一些公司正企图将几个电路功能集成到一两个多芯片的ＢＧＡ元件中来释放面积的限制。用户化的或专用的ＩＣ可以缓解ＰＣＢ的栅格限制，但是较高的Ｉ／Ｏ数与较密的引脚间距一般都会迫使设计者使用更多的电路层，因此增加ＰＣＢ制造的复杂性与成本。
　　芯片规模的ＢＧＡ封装被许多人看作是新一代手持与便携式电子产品空间限制的可行答案。许多公司也正在期待改进的功能以及更高的性能。当为这些元件选择最有效的接触点间距时，必须考虑硅芯片模块的尺寸、信号的数量、所要求的电源与接地点和在印制板上采用这些元件时的实际限制。虽然密间距的芯片规模(ｃｈｉｐ ｓｃａｌｅ)与芯片大小的元件被看作是新出现的技术，但是主要的元件供应商和几家主要的电子产品制造商已经采用了一两种ＣＳＰ的变化类型。在较小封装概念中的这种迅速增长是必须的，它满足产品开发商对减小产品尺寸、增加功能并且提高性能的需求。

第二篇  抗干扰3（部分）
3 提高敏感器件的抗干扰性能
提高敏感器件的抗干扰性能是指从敏感器件这边考虑尽量减少对干扰噪声
的拾取，以及从不正常状态尽快恢复的方法。
提高敏感器件抗干扰性能的常用措施如下：
（1）布线时尽量减少回路环的面积，以降低感应噪声。
（2）布线时，电源线和地线要尽量粗。除减小压降外，更重要的是降低耦
合噪声。
（3）对于单片机闲置的I/O口，不要悬空，要接地或接电源。其它IC的闲置
端在不改变系统逻辑的情况下接地或接电源。
（4）对单片机使用电源监控及看门狗电路，如：IMP809，IMP706，IMP813，
X25043，X25045等，可大幅度提高整个电路的抗干扰性能。
（5）在速度能满足要求的前提下，尽量降低单片机的晶振和选用低速数字
电路。
（6）IC器件尽量直接焊在电路板上，少用IC座。

第三篇  印制电路板的可靠性设计-去耦电容配置
在直流电源回路中，负载的变化会引起电源噪声。例如在数字电路中，当电路从一个状态转换为另一种状态时，就会在电源线上产生一个很大的尖峰电流，形成瞬变的噪声电压。配置去耦电容可以抑制因负载变化而产生的噪声，是印制电路板的可靠性设计的一种常规做法，配置原则如下：

　　●电源输入端跨接一个10～100uF的电解电容器，如果印制电路板的位置允许，采用100uF以上的电解电容器的抗干扰效果会更好。
　　●为每个集成电路芯片配置一个0.01uF的陶瓷电容器。如遇到印制电路板空间小而装不下时，可每4～10个芯片配置一个1～10uF钽电解电容器，这种器件的高频阻抗特别小，在500kHz～20MHz范围内阻抗小于1Ω，而且漏电流很小（0.5uA以下）。
　　●对于噪声能力弱、关断时电流变化大的器件和ROM、RAM等存储型器件，应在芯片的电源线（Vcc）和地线（GND）间直接接入去耦电容。
　　●去耦电容的引线不能过长，特别是高频旁路电容不能带引线。
    

第四篇  电磁兼容性和PCB设计约束（缺具体数据）

   PCB布线对PCB的电磁兼容性影响很大，为了使PCB上的电路正常工作，应根据本文所述的约束条件来优化布线以及元器件/接头和某些IC所用去耦电路的布局

（一）、PCB材料的选择
   通过合理选择PCB的材料和印刷线路的布线路径，可以做出对其它线路耦合低的传输线。当传输线导体间的距离d小于同其它相邻导体间的距离时，就能做到更低的耦合，或者更小的串扰（见《电子工程专辑》2000年第1期"应用指南"）。
   设计之前，可根据下列条件选择最经济的PCB形式：
对EMC的要求
•印制板的密集程度
•组装与生产的能力
•CAD系统能力
•设计成本
•PCB的数量
•电磁屏蔽的成本

   当采用非屏蔽外壳产品结构时，尤其要注意产品的整体成本/元器件封装/管脚样式、PCB形式、电磁场屏蔽、构造和组装），在许多情况下，选好合适的PCB形式可以不必在塑胶外壳里加入金属屏蔽盒。
   为了提高高速模拟电路和所有数字应用的抗扰性同时减少有害辐射，需要用到传输线技术。根据输出信号的转换情况，S-VCC、S-VEE及VEE-VCC之间的传输线需要表示出来，如图1所示。
   信号电流由电路输出级的对称性决定。对MOS而言IOL=IOH,而对TTL而言IOL＞IOH.

功能/逻辑类型    ZO(Ω)
电源（典型值） ＜＜10
ECL逻辑         50
TTL逻辑         100
HC(T)逻辑        200

表1：几种信号路径的传输线阻抗ZO。

   逻辑器件类型和功能上的原因决定了传输线典型特征阻抗ZO，如表1所示。

图1：显示三种特定传输线的（数字）IC之间典型互联图
图2：IC去耦电路。
图3：正确的去耦电路块
表2：去耦电容Cdec..的推荐值。

逻辑电路噪声容限
（二）、信号线路及其信号回路

   传送信号的线路要与其信号回路尽可能靠近，以防止这些线路包围的环路区域产生辐射，并降低环路感应电压的磁化系数。
   一般情况下，当两条线路间的距离等于线宽时，耦合系数大约为0.5到0.6，线路的有效自感应从1μH/m降到0.4-0.5μ H/m.
   这就意味着信号回路电流的40％到50％自由地就流向了PCB上其它线路。
   对两个（子）电路块间的每一块信号路径，无论是模拟的还是数字的，都可以用三种传输线来表示，如图1所示，其中阻抗可从表1得到。
   TTL逻辑电路由高电平向低电平转换时，吸收电流会大于电源电流以，在这种情况下，通常将传输线定义在Vcc和S之间，而不是VEE和S之间。通过采用铁氧体磁环可完全控制信号线和信号回路线上的电流。
   在平行导体情况下，传输线的特征阻抗会因为铁氧体而受到影响，而在同轴电缆的情况下，铁氧体只会对电缆的外部参数有影响。
   因此，相邻线路应尽可能细，而上下排列的则相反（通常距离小于1.5mm/双层板中环氧树脂的厚度）。布线应使每条信号线和它的信号回路尽可能靠近（信号和电源布线均适用）。如果传输线导体间耦合不够，可采用铁氧体磁环。

（三）、IC的去耦

   通常IC仅通过电容来达到去耦的目的，因为电容并不理想，所以会产生谐振。在大于谐振频率时，电容表现得象个电感，这就意味着di/dt受到了限制。电容的值由IC管脚间允许的电源电压波动来决定，根据资深设计人员的实践经验，电压波动应小于信号线最坏状况下的噪声容限的25％，下面公式可计算出每种逻辑系列输出门电路的最佳去耦电容值：
  I=c•dV/dt
   表2给出了几种逻辑系列门电路在最坏情况下信号线噪声的容限，同时还给出每个输出级应加的去耦电容Cdec.的推荐值。

图4：PCB上环路的辐射

   对快速逻辑电路来说，如果去耦电容含有很大串联电感（这种电感也许是由电容的结构、长的连接线或PCB的印制线路造成的），电容的值可能不再有用。这时则需要在尽可能靠近IC管脚的地方加入另外一个小陶瓷电容（100-100Pf）,与"LF-"去耦电容并联。陶瓷电容的谐振频率（包括到IC电源管脚的线路长度）应高于逻辑电路的带宽[1/(π.τr)],其中，τr是逻辑电路中电压的上升时间。
   如果每个IC都有去耦电容，信号回路电流可选择最方便的路径，VEE或者VCC，这可以由传送信号的线路和电源线路间的互耦来决定。
   在两个去耦电容（每个IC一个）和电源线路形成的电感Ltrace之间，会形成串联谐振电路，这种谐振只可以发生在低频（＜1MHz＝或谐振电路的Q值较低（＜2＝的情况下。
   通过将高射频损耗扼流线圈串联在Vcc网络和要去耦的IC中，可使谐振频率保持在1MHz以下，如果射频损耗太低可通过并联或串联电阻来补偿（图2）。
   扼流线圈应该总是采用封闭的内芯，否则它会成为一个射频发射器或磁场铁感应器。

例如：1MHz*1μHz    Z1=6.28Ω  Rs=3.14Ω     Q<2 Rp=12.56Ω

   大于谐振频率时，"传输线"的特征阻抗Z0（此时将IC的阻抗看作电源负载）等于：Z0 =（Ltrace/Cdecoupling）的平方根

   去耦电容的串联电感和连接线路的电感对射频电源电流分配没有多大影响，比如采用了一个1μH扼流线圈的情况。但它仍然会决定IC电源管脚间的电压波动，表3给出了电源信噪容限为25％时，推荐的最大电感值Ltrace.根据图2所建议的去耦方法，两个IC间的传输线数量从3条减少到了1条（见图3）。
   因此，对每个IC采用适当的去耦方法：Lchoke+Cdec.电路块间就只需定义一条传输线。
   对于τr<3ns的高速逻辑电路，与去耦电容串联的全部电感必须要很低（见表3）。与电源管脚串联的50mm印制线路相当于一个50hH电感，与输出端的负载（典型值为50pF）一起决定了最小上升时间为3.2ns。如要求更快的上升时间，就必须缩短去耦电容的引脚。长度（最好无引脚）并缩短IC封装的引脚，例如可以用IC去耦电容，或最好采用将（电源）管脚在中间的IC与很小的3E间距（DIL）无引脚陶瓷电容相结合等方法来达到这一目的，也可以用带电源层和接地层的多层电路板。另外采用电源管脚在中间的SO封装还可得到进一步的改善。但是，使用快速逻辑电路时，应采用多层电路板。

（四）、根据辐射决定环路面积

   无终点传输线的反射情况决定了线路的最大长度。由于对产品的EM辐射有强制性要求，因此环路区域的面积和线路长度都受到限制，如果采用非屏蔽外壳，这种限制将直接由PCB来实现。
   注意：如果在异步逻辑电路设计中采用串联端接负载，必须要注意会出现准稳性，特别是对称逻辑输入电路无法确定输入信号是高还是低，而且可能会导致非定义输出情况。

图3：正确的去耦电路块。

   对于频域中的逻辑信号，频谱的电流幅度在超出逻辑信号带宽（=1/π.τr）的频率上与频率的平方成反比。用角频率表示，环路的辐射阻抗仍随频率平方成正比。因而可计算出最大的环路面积，它由时钟速率或重复速率、逻辑信号的上升时间或带宽以及时域的电流幅度决定。电流波形由电压波形决定，电流半宽时间约等于电压的上升时间。
  电流幅度可用角频率（=1/π.τr）表示为：  I(f)=2.I. τr/T
其中： I=为时域电流幅度；T=为时钟速率的倒数，即周期；
     τr为电压的上升时间，约等于电流半宽时间τH。
  从这一等式可计算出某种逻辑系列电路在某一时钟速率下最大环路面积，表5给出了相应的环路面积。最大环路面积由时钟速率、逻辑电路类型（=输出电流）和PCB上同时存在的开关环路数量n决定。
   如果所用的时钟速率超过30MHz，就必须要采用多层电路板，在这种情况下，环氧树脂的厚度与层数有关，在60至300μm之间。只有当PCB上的高速时钟信号的数量有限时，通过采用层到层的线路进行仔细布线，也可在双层板上得到可以接受的结果。
   注意：在这种情况下，如采用普通DIL封装，则会超过环路面积的限制，一定要有另外的屏蔽措施和适当的滤波。
   所有连接到其它面板及部件的连接头必须尽可能相互靠近放置，这样在电缆中传导的共模电流就不会流入PCB电路中的线路，另外，PCB上参考点间的电压降也无法激励（天线）电缆。
  为避免这种共模影响，必须使靠近接头的参考地和PCB上电路的接地层、接地网格或电路参考地隔开，如果可能，这些接地片应接到产品的金属外壳上。从这个接地片上，只有高阻器件如电感、电阻、簧片继电器和光耦合器可接在两个地之间。所有的接头要尽可能靠近放置，以防止外部电流流过PCB上的线路或参考地。

（五）、电缆及接头的正确选择
   电缆的选择由流过电缆的信号幅度和频率成分决定。对于位于产品外部的电缆来说，如果传送10kHz以上时钟速率的数据信号，则一定要用到屏蔽（产品要求），屏蔽部分应在电缆的两端连接到地（金属外壳产品），这样能确保对电场和磁场都进行屏蔽。
   如果用的是分开接地，则应连到"接头地"而不是"电路地"。
   如果时钟速率在10kHz到1MHz之间，并且逻辑电路的上升时间尽可能保持低，将可以得到80％以上的光覆盖或小于10Nh/m的转移阻抗。如果时钟速率超过1MHz时，就需要更好的屏蔽电缆。
   通常，除同轴电缆外，电缆的屏蔽不应用作为信号回路。
   通过在信号输入/输出和地/参考点之间串入无源滤波器以减少射频成分，可以不必采用高质量屏蔽和相应接头。好的屏蔽电缆应配备合适的连接头。