电子发烧友App
| 大类 | 小类 | 编号 | 要素描述 |
| 通用 | 布局 | 1 | ESD防护元件直接放在主信号路径上。 |
| 2 | 模块分腔屏蔽合理，己关注腔体自谐振频率。 | ||
| 3 | 屏蔽墙及内倒角位置的顶面是布局、布线、信号过孔禁布区。 | ||
| 4 | 匹配元件靠近相关的RF器件端口布局 | ||
| 5 | 已考虑热设计，保证热量不集中，散热容易。 | ||
| 6 | RF主信号流一字布局，如果受空间限制，不能一字布局时，可以采用L形布局，慎用U形布局。 | ||
| 7 | 对绕线电感的布局必须要保证相邻电感的磁力线相互垂直，对印制线类电感（LTCC工艺）如做不到磁力线相互垂直，应该远离放置。 | ||
| 8 | 分立元件构成的组合电路，不被其它元件或传输线打散，例如电阻衰减器的三个电阻布局互相靠近。滤波器电路要一面布局，并且不能被其它传输线打散。 | ||
| 9 | 高中低频组合滤波，高频小容量滤波电容最靠近器件管脚。 | ||
| 10 | PCB螺钉数量和布局合理。 | ||
| 11 | 功放PCB开窗综合考虑了安装余量和电气性能。 | ||
| 12 | 功放可变电容、隔直电容位置己按原理图设计者要求布局。 | ||
| 13 | 元件离屏蔽壁间距符合要求，考虑了误差。 | ||
| 14 | 射频PCB的输入输出和其它部分的接口是否满足设计要求。 | ||
| 15 | 在正常工作或测试环境下，没有Stub。 | ||
| 17 | 数字芯片PWM调制输出直流的RC滤波电路，放置在数字芯片侧。 | ||
| 18 | 腔内同频增益超过40dB级联放大电路需进行了分腔。例如：接收通道的增益一般会很大，需要进行分腔 | ||
| 19 | 级联衰减电路的衰减量大于40dB的电路需进行分腔。 | ||
| 20 | 级联滤波电路的带外衰减和级联开关电路的隔离度大于40dB，则需要分腔。 | ||
| 21 | 射频电源的分配一般按照就近供电的原则，以免相互之间产生干扰。同时，在不同芯片共用同一个电源芯片时，要注意芯片之间是否会通过电源产生干扰。 | ||
| 22 | 电源的摆放位置是否合适，要保证输入输出电源线不能交叉，走线距离最短。 | ||
| 23 | 电源输入口的滤波电容是否靠近输入管脚，并且按照从大到小的顺序排列，容值最小的电容最靠近电源的输入管脚。 | ||
| 24 | 器件DATASHEET上有特殊要求的布局是否满足。 | ||
| 布线 | 1 | 布RF线需要进行控制走线阻抗，将它们布得尽可能直接，这样可以减小损耗和不期望得到的耦合。 | |
| 2 | 微带线下方需要连续的地，同样的，带状线上方和下方也需要连续的地；地平面不仅提供需要的回路，还可以将信号跟其它信号层隔离； | ||
| 3 | 长的、没有屏蔽的走线，如RF前端的连线需要用带状线，这样有利于使用固有的屏蔽。 | ||
| 4 | 避免在内层和外层多次来回走线； | ||
| 5 | 当RF信号线在不同层之间过渡时，过孔需要远离潜在的干扰电路、走线及过孔（比如数字控制线、时钟、电源等）；确保射频过孔和干扰路径之间铺地并加地过孔，起隔离作用。 | ||
| 6 | 时钟线、数据线、控制线之间的距离需满足3W原则。如果空间允许，尽量拉开线间距离。 | ||
| 7 | 走线要最短，不能闭环，不能有锐角和直角。 | ||
| 8 | 晶振表面以下不能有过孔和走线。频综、pll滤波器件、VCO、滤波器和电感下表面不能走线。 | ||
| 9 | 模拟信号与数字信号，电源线与控制信号线，弱信号与其他任何信号需要分层（最好有地隔离）或相距较远走线。如果分层相邻层的线与线之间不能并行走线，最好垂直走线。如果没有分层线间的距离是要满足隔离度的要求，至少满足线距大于3W。 | ||
| 10 | 射频敏感信号不能靠近强辐射信号。 | ||
| 11 | 差分信号线需对称走线，线长相差不能超过100mil，差分线对间的间距需满足3W规则。 | ||
| 12 | 输入输出阻抗不是50欧姆的器件，输入输出阻抗线需满足阻抗匹配要求。 | ||
| 13 | 在原理图中，有特殊要求的阻抗线需满足原理图的设计要求。 | ||
| 14 | 不同单元电源线布线时，电源线之间需相互隔离，以免各单元电路通过电源相互干扰。 | ||
| 15 | 不同电源层在空间上不能重叠，如果重叠需要有地层隔离。 | ||
| 16 | 电源的走线线宽要满足电流的通流量要求。（一般参考为1A/mm线宽） | ||
| 17 | RF信号布线周围如果存在其它RF信号线，在两者之间需辅地铜皮，并打地过孔。 | ||
| 18 | 电源部分导线印制线在层间转接的过孔数符合通过电流的要求（1A/Ф0.3mm孔）。 | ||
| 19 | RF信号布线周围如果存在其它不相关的非RF信号（如过路电源线），在两者之间需辅地铜皮，并打地过孔。 | ||
| 20 | 小信号放大器的电源布线需要地铜皮及接地过孔隔离，避免其它EMI干扰窜入，进而恶化本级信号质量。 | ||
| 21 | 接地线要短而直，减少分布电感，减小公共地阻抗所产生的干扰。 | ||
| 22 | RF 主信号路径上的接地器件和电源滤波电容需要接地时，为减小器件接地电感，要求就近接地。 | ||
| 23 | 有些元件的底部是接地的金属壳，要在元件的投影区内加一些接地孔，投影区内的表面层不得布信号线和过孔； | ||
| 24 | 接地线需要走一定的距离时，应加粗走线线宽、缩短走线长度，禁止接近和超过1/4导引波长，以防止天线效应导致信号辐射； | ||
| 25 | 除特殊用途外，不得有孤立铜皮，铜皮上一定要加地线过孔。 | ||
| 26 | 对某些敏感电路、有强烈辐射源的电路分别放在屏蔽腔内，装配时屏蔽腔压在PCB表面。PCB在设计时要加上“过孔屏蔽墙”，就是在PCB上与屏蔽腔壁紧贴的部位加上接地的过孔。要有两排以上的过孔，两排过孔相互错开，同一排的过孔间距在100mils左右。 | ||
| 27 | 一些RF器件封装较小，SMD焊盘宽度可能小至12mils，而RF信号线宽可能达50mils以上，要用渐变线，禁止线宽突变，且过渡部分的线不宜太长。 | ||
| 28 | 当50欧细微带线上有大焊盘时，大焊盘相当于分布电容，破坏了微带线的特性阻抗连续性。需将焊盘下方的地平面挖空，来减小焊盘的分布电容。并通过软件仿真，保证阻抗为50欧姆。 | ||
| 29 | 过孔是引起RF 通道上阻抗不连续性的重要因素之一，如果信号频率大于1GHz，就要考虑过孔的影响。具体情况需用HFSS和Optimetrics进行优化仿真。 | ||
| 射频模块 | 频率源模块 | 1 | 数据、时钟、使能线不能在数字频率合成器芯片、晶体、晶振、变压器、光耦、电源模块等器件底部表面层走线。 |
| 2 | 频综的电源线要和其他干扰信号进行隔离，以免影响频综的相位噪声和杂散。 | ||
| 3 | 环路滤波器的布局要同层布局，并且结构紧凑，靠近相关的滤波管脚，在滤波器的下表面不能走线。 | ||
| 4 | VCO的电源和控制电压，要和其它干扰信号进行隔离。 | ||
| 5 | VCO和频综下面不能走线。 | ||
| 6 | 频综的数据、时钟、使能信号之间的距离要满足至少3W的间距。如果分层布线，不能平行重叠走线。 | ||
| 参考源模块 | 1 | 参考源的参考输入信号，是从中频送过来的，走线一定要短，不能对其它电路有影响。 | |
| 2 | 数据、时钟、使能信号之间的距离要满足至少3W的间距。如果分层布线，不能平行重叠走线。 | ||
| 4 | VCO的电源和控制电压，要和其它干扰信号进行隔离。 | ||
| 5 | 参考源的输出电路要和其它信号进行隔离。 | ||
| LNA模块 | 1 | LNA的输入信号线要越短越好。减小线损，增强接收通道的灵敏度。 | |
| 2 | LNA的匹配电路要靠近相应的管脚放置。 | ||
| 3 | 射频前端的ESD防护电路，一定要放在射频信号的主干线上，以防降低防护等级。 | ||
| 小信号放大器模块 | 1 | 小信号放大器的电源布线需要地铜皮及接地过孔隔离，避免其它EMI干扰窜入，进而恶化本级信号质量。 | |
| 2 | 单片放大器偏置电感的焊盘也最好放在RF信号线上，如果空间紧张也可通过12mil高阻线与RF信号线相连 。 | ||
| 3 | 当同一电源给两级放大器同时供电时，电源要从后级向前级供电，以免末级放大电路影响前级。 | ||
| 4 | 小信号放大器的电源地回路要小，电容接地要短而直，减小公共地阻抗所产生的干扰。 | ||
| 滤波器模块 | 1 | 滤波器的匹配元件要靠近相应的管脚。 | |
| 2 | 当滤波器的输入输出管脚为大焊盘时，为了保证阻抗的连续性，需要将其下面的层挖空。需通过仿真软件计算具体的阻抗值。 | ||
| 3 | 当滤波器底部是金属外壳与接地脚相连，器件的元件面投影区是禁布区，不能布微带线和过孔， | ||
| 集成混频器 | 1 | 要注意混频器的外围器件应该按照DATASHEET的要求布局。 | |
| 2 | 对于集成双平衡混频器，扼流电感和隔离电感一定要远离，并且垂直放置。 | ||
| 3 | 对于集成双平衡混频器，隔离电感的接地必须充分，尽量在附近多打地孔。 | ||
| 4 | 对于集成双平衡混频器，两个扼流电感要保持对称平行放置 | ||
| 集成调制器 | 1 | I/Q是两对差分线对，这两对差分线对间的间距满足3W规则，并且中间要加地孔隔离。 | |
| 2 | I/Q分别是两对差分线对，这两对差分线要并行走线，不能交叉走线。 | ||
| 3 | 两对差分线线长相差不能超过100mil。 | ||
| 4 | 差分线走线过孔不能超过4个。 | ||
| 电源电路 | 射频电源 | 1 | 电源线是EMI 出入电路的重要途径。通过电源线，外界的干扰可以传入内部电路，影响RF电路指标。为了减少电磁辐射和耦合，要求DC-DC模块的一次侧、二次侧、负载侧环路面积最小。电源电路不管形式有多复杂，其大电流环路都要尽可能小。 |
| 2 | 单板上长距离的电源线不能同时接近或穿过级联放大器（增益大于45dB）的输出和输入端附近。避免电源线成为RF 信号传输途径，可能引起自激或降低扇区隔离度。长距离电源线的两端都需要加上高频滤波电容，甚至中间也加高频滤波电容。 | ||
| 3 | RF PCB的电源入口处组合并联三个滤波电容，利用这三种电容的各自优点分别滤除电源线上的低、中、高频。例如：10uf，0.1uf，100pf。并且按照从大到小的顺序依次靠近电源的输入管脚。 | ||
| 4 | 用同一组电源给小信号级联放大器馈电，应当先从末级开始，依次向前级供电，使末级电路产生的EMI 对前级的影响较小。且每一级的电源滤波至少有两个电容：0.1uf，100pf。 当信号频率高于1GHz时，要增加10pf滤波电容。 | ||
| 5 | 不同电源层在空间上要避免重叠。主要是为了减少不同电源之间的干扰，特别是一些电压相差很大的电源之间，电源平面的重叠问题一定要设法避免，难以避免时可考虑中间隔地层。 | ||
| 6 | 电源部分导线印制线在层间转接的过孔数符合通过电流的要求（1A/Ф0.3mm孔）。 | ||
| 7 | PCB的POWER部分的铜箔尺寸符合其流过的最大电流，并考虑余量（一般参考为1A/mm线宽）。 | ||
| 8 | 电源线的输入输出不能交叉。 | ||
| 其它 | 安规 | 1 | 电源印制导线在层间转接的过孔数符合通过电流的要求（1A/Ф0.3孔） |
| 2 | PCB的POWER部分的铜箔尺寸符合其流过的最大电流，并考虑余量（一般参考为2A/mm线宽） | ||
| 3 | 单板上高温元器件的防护和热处理措施合理（类似加热器件的高温元器件处理） | ||
| 4 | 较大面积可触及导电零部件外壳与地连接（如DC/DC外壳、屏蔽盒） | ||
| 5 | 较大体积零件的固定孔及安装后的电气间隙和在印制板上的爬电距离符合安规要求。（如DC/DC外壳、屏蔽盒） | ||
| 6 | 屏蔽盒固定后，与其它接插件等带能量危险或与危险电压电极的电气间隙达到安规要求；固定螺钉及垫片在印制板上爬电距离符合要求。 | ||
| 7 | -48V输入印制线位于重叠位置，层间距离没有小于0.1mm。 | ||
| 8 | PCB电源部分的连接器有防止反插措施 | ||
| 9 | DC/DC的输入/输出印制线，不与DC/DC模块在同一面（贴装DC/DC除外，无台阶的DC/DC外壳会与印制线的电气间隙不够，甚至会依靠阻焊剂绝缘） | ||
| 10 | 功放输出口有保护电路（如环行器等）保证不会过功率引发过热或燃烧事件 | ||
| 11 | 防雷击连接器与气体放电管及保护二极管之间的布线要尽量粗，并且其布线到地的距离要大于80mil以上。 |
一、布局注意事项
（1） 结构设计要求在 PCB 布局之前需要弄清楚产品的结构。
结构需要在PCB 板上体现出来。比如腔壳的外边厚度大小，中间隔腔的厚度大小，倒角半径大小和隔腔上的螺钉大小等等(换句话说，结构设计是根据完成后的 PCB 上所画的轮廓（结构部分）进行具体设计的)。一般情况，外边腔厚度为 4mm；内腔宽度为 3mm；点胶工艺的为 2mm；倒角半径 2.5mm。以 PCB 板的左下角为原点，隔腔需在栅格 0.5 的整数倍，最少需要做到栅格为 0.1 的整数倍。这样有利于结构加工商进行加工，误差控制比较精确些。当然，这需要根据客户的要求来设计。
下图所示为 PCB 设计完成后的结构轮廓图：
（2） 布局要求布局优先对射频链路进行布局，然后对其它电路进行布局。A 射频链路布局注意事项完全根据原理图的先后顺序（输入到输出，包括每个元件的先后位置和元件与元件之间的间距都有讲究的。有的元件与元件之间距离不宜过大，比如π 网。）进行布局，布局成“一”字形或者“L”形。在实际的射频链路布局中，因受产品的空间限制，不可能完全实现，这就迫使我们将布局成“U”形。布局成 U 形并不是不可以，但需要在中间加隔腔将其左右进行隔离，做好屏蔽。
还有一种在横向也需要添加隔腔。即，用隔腔把一字形左右进行隔离。这主要是因为需要隔离部分非常敏感或易干扰其它电路；另外，还有一种可能就是一字形输入端到输出端这段电路的增益过大，也需要用隔腔将其分开（若增益过大，腔体太大，可能会引起自激。）。
B 芯片外围电路布局射频器件外围电路布局严格参照 datasheet 上面的要求进行布局，受空间限制可以进行调整；数字芯片外围电路布局就不多讲了。
二、 布线注意事项
根据 50 欧姆阻抗线宽进行布线，尽量从焊盘中心出线，线成直线，尽量走在表层。在需要拐弯的地方做成 45 度角或圆弧走线，推荐在电容或电阻两边进行拐弯。如果遇到器件走线匹配要求的，请严格按照 datasheet 上面的参考值长度走线。比如，一个放大管与电容之间的走线长度(或电感之间的走线长度)要求等等。
在进行 PCB 设计时，为了使高频电路板的设计更合理，抗干扰性能更好，应从以下几方面考虑（通用做法）：
（1） 合理选择层数在 PCB 设计中对高频电路板布线时，利用中间内层平面作为电源和地线层，可以起到屏蔽的作用，有效降低寄生电感、缩短信号线长度、降低信号间的交叉干扰。
（2） 走线方式走线必须按照 45°角拐弯或圆弧拐弯，这样可以减小高频信号的发射和相互之间的耦合。
（3） 走线长度走线长度越短越好，两根线并行距离越短越好。
（4） 过孔数量过孔数量越少越好。
（5） 层间布线方向层间布线方向应该取垂直方向，就是顶层为水平方向，底层为垂直方向，这样可以减小信号间的干扰。
（6） 敷铜增加接地的敷铜可以减小信号间的干扰。
（7） 包地对重要的信号线进行包地处理，可以显著提高该信号的抗干扰能力，当然还可以对干扰源进行包地处理，使其不能干扰其他信号。
（8） 信号线信号走线不能环路，需要按照菊花链方式布线。
三、 接地处理
（1）射频链路接地射频部分采用多点接地方式进行接地处理。射频链路铺铜间隙一般30mil 到 40mil 用的比较多。两边都需要打接地孔，且间距尽量保持一致。射频通路上对地电容电阻的接地焊盘，尽量就近打接地孔。器件上的接地焊盘都需要打接地过孔。
（2）腔壳接地孔 为了让腔壳与 PCB 板之间更好的接触。一般打两排接地孔且交错方式放置，如图 06 所示。PCB 隔腔上需要开窗，如图 07 所示。PCB 底层接地铜皮与底板接触的地方都需要开窗处理，使其更好的接触。如图 08 所示（PCB 板的上半部分与底座接触）：
PCB 隔腔接地过孔图
PCB 隔腔开窗图
PCB 底层开窗图
（3）螺钉放置（需要了解结构知识）为了使 PCB 与底座和腔壳之间有更紧密的接触（更好的屏蔽）需要在 PCB 板上放置螺钉孔位置。 PCB 与腔壳之间螺钉放置方法：隔腔每个交叉的地方放置一个螺钉。在实际设计中，比较难实现，可以根据模块电路功能进行适当调整。但不管怎样，腔壳四个角上必须都有螺钉。
腔壳螺钉图
PCB 与底座之间的螺钉放置方法：腔壳中的每个小腔内都需要有螺钉，视腔大小而定螺钉数量（腔越大，放置的螺钉就多）。一般原则是在腔的对角上放置螺钉。SMA 头或其他连接器旁边必须放置螺钉。在 SMA 头或连接器在插拔过程中不致 PCB 板变形。
腔内螺钉图
编辑：黄飞
工商网监
评论