混合信号PCB设计问题

　　1、 在数字和模拟并存的系统中，我看到过有2种处理方法，一个是数字地和模拟地分开，比如在地层，数字地是独立地一块，模拟地独立一块，单点用铜皮或FB磁珠连接，而电源不分开;另一种是模拟电源和数字电源分开用FB连接，而地是统一地地。请问这两种方法效果是否一样？

　　答：应该说从原理上讲是一样的。因为电源和地对高频信号是等效的。区分模拟和数字部分的目的是为了抗干扰，主要是数字电路对模拟电路的干扰。但是，分割可能造成信号回流路径不完整，影响数字信号的信号质量，影响系统EMC质量。因此，无论分割哪个平面，要看这样作，信号回流路径是否被增大，回流信号对正常工作信号干扰有多大。现在也有一些混合设计，不分电源和地，在布局时，按照数字部分、模拟部分分开布局布线，避免出现跨区信号。

　　2、 我的PCB设计中位于多通道12_bitCCD模拟视频信号采样电路布局区域内的多个模拟多路器与模拟开关的CMOS驱动信号必须跨越多片ADC下的数字模拟分割，（在不同的位置用几个0欧姆电阻对数字模拟地短接）此时的信号端接方式：国外样板采用源端120R，负载端采用1个5K电阻对2或4个TTL兼容的COMS负载对地进行端接，这些走线宽6mil，长4inch左右，领近的敷铜层间距大概在5-8mil之间。这是否与120欧姆源匹配阻抗有出入，而且5K电阻的存在是否还会导致驱动电流的增加，加大数字对模拟部分的干扰，如果当多个receiver间距离较远如0.8inch时这个5K电阻的位置该如何调整，或是需要改变匹配方式。如果上述匹配方式正确，那么应该怎样计算并如何看待违反设计规则的跨越分割布线。

　　答：对跨分割信号，用0欧姆电阻对数字模拟地短接不如信号用平行地线包夹或使用旁路电容更好。源端采用120欧串阻很少见，这个驱动信号是电压驱动的数字信号吗？是不是有功率要求才作这种端接处理？如果实在是电压有效的数字信号，那需要仿真模型仿真来估算匹配的位置和大小。

　　3、 现代高速PCB设计中，为了保证信号的完整性，常常需要对器件的输入或输出端进行端接。请问端接的方式有哪些？采用端接的方式是由什么因素决定的？有什么规则？希望对此能给予详细的答复或告知哪里可以找到解决这些问题的资料。

　　答：端接（terminal），也称匹配。一般按照匹配位置分有源端匹配和终端匹配。其中源端匹配一般为电阻串联匹配，终端匹配一般为并联匹配，方式比较多，有电阻上拉，电阻下拉，戴维南匹配，AC匹配，肖特基二极管匹配。匹配采用方式一般由BUFFER特性，拓普情况，电平种类和判决方式来决定，也要考虑信号占空比，系统功耗等。数字电路关键的是时序问题，加匹配的目的是改善信号质量，在判决时刻得到可以确定的信号。对于电平有效信号，在保证建立、保持时间的前提下，信号质量稳定;对延有效信号，在保证信号延单调性前提下，信号变化延速度满足要求。Mentor ICX产品教材中有关于匹配的一些资料。另外《High Speed Digital design a hand book of blackmagic》有一章专门对terminal的讲述，从电磁波原理上讲述匹配对信号完整性的作用，相信在阅读后，对匹配的理解会更加透彻。

　　4、 在当今无线通信设备中，射频部分往往采用小型化的室外单元结构，因而体积结构收到很大限制，因而室外单元的射频部分，中频部分，乃至对室外单元进行监控的低频电路部分往往采用部署在同一PCB上，请问对这样的PCB在材质上有何要求，如何防止射频，中频乃至低频电路互相之间的干扰，mentor在这方面有无解决方案。

　　答：混合电路设计是一个很大的问题。很难有一个完美的解决方案。一般射频电路在系统中都作为一个独立的单板进行布局布线，甚至会有专门的屏蔽腔体。而且射频电路一般为单面或双面板，电路较为简单，所有这些都是为了减少对射频电路分布参数的影响，提高射频系统的一致性。相对于一般的FR4材质，射频电路板倾向与采用高Q值的基材，这种材料的介电常数比较小，传输线分布电容较小，阻抗高，信号传输时延小。在混合电路设计中，虽然射频，数字电路做在同一块PCB上，但一般都分成射频电路区和数字电路区，分别布局布线。之间用接地过孔带和屏蔽盒屏蔽。 Mentor的板级系统设计软件，除了基本的电路设计功能外，还有专门的RF设计模块。在RF原理图设计模块中，提供参数化的器件模型，并且提供和EESOFT等射频电路分析仿真工具的双向接口;在RF LAYOUT模块中，提供专门用于射频电路布局布线的图案编辑功能，也有和EESOFT等射频电路分析仿真工具的双向接口，对于分析仿真后的结果可以反标回原理图和PCB。同时，利用Mentor软件的设计管理功能，可以方便的实现设计复用，设计派生，和协同设计。大大加速混合电路设计进程。手机板是典型的混合电路设计，很多大型手机设计制造商都利用Mentor加安杰伦的eesoft作为设计平台。

　　5、 如何更好的避免高频部分可能对系统造成的影响？比如206M的CPU，100M以上的SDRAM等，在布局、布线中如何处理才能保证50M以上信号的稳定性？

　　答：高速数字信号布线，关键是减小传输线对信号质量的影响。因此，100M以上的高速信号布局时要求信号走线尽量短。数字电路中，高速信号是用信号上升延时间来界定的。而且，不同种类的信号（如TTL，GTL，LVTTL），确保信号质量的方法不一样。

　　6、 有一个问题请教，在一块12层PCb板上，有三个电源层2.2v，3.3v，5v，将三个电源各作在一层，没有问题， 地线该如何处理，是与电源一一对应，还是使用一个层，另外两个地线层只不过作为结构层而已。

　　答：一般说来，三个电源分别做在三层，对信号质量比较好。因为不大可能出现信号跨平面层分割现象。跨分割是影响信号质量很关键的一个因素，而仿真软件一般都忽略了它。对于电源层和地层，对高频信号来说都是等效的。在实际中，除了考虑信号质量外，电源平面耦合（利用相邻地平面降低电源平面交流阻抗），层叠对称，都是需要考虑的因素。

　　7、对于全数字信号的PCB，板上有一个80MHz的钟源。除了采用丝网（接地）外，为了保证有足够的驱动能力，还应该采用什么样的电路进行保护。另外如果用单独的时钟信号板，一般采用什么样的接口，来保证时钟信号的传输受到的影响小。

　　答：1，什么是丝网（接地）？是不是铺网格铜？2，确保时钟的驱动能力，不应该通过保护实现，一般采用时钟驱动芯片。一般担心时钟驱动能力，是因为多个时钟负载造成。采用时钟驱动芯片，将一个时钟信号变成几个，采用点到点的连接。选择驱动芯片，除了保证与负载基本匹配，信号沿满足要求（一般时钟为沿有效信号），在计算系统时序时，要算上时钟在驱动芯片内时延。3，时钟信号越短，传输线效应越小。采用单独的时钟信号板，会增加信号布线长度。而且单板的接地供电也是问题。如果要长距离传输，建议采用差分信号。LVDS信号可以满足驱动能力要求，不过您的时钟不是太快，没有必要。

　　8、同一个芯片，有1个2.8V的数字电源输入，还有一个2.8V的模拟电源。能不能通过电感把两者连起来，共用一个LDO。就像数字地和模拟地连接在一起一样。另：0欧姆的电阻是干什么用的，能不能和电感互换？

　　答：一般情况下是可以共用LDO的，经典的是pi滤波（不是用电感直接相连）;但如果芯片本身对数字、模拟电源的隔离度要求很高，以致PI滤波不能满足要求的话则分别由不同的LDO供电。0ohm电阻一般用于冗余或可选设计，类似跳线器的作用，如果不考虑寄生的话是没有电感的，不能起到滤波作用，因此不能和电感互换。

　　9、我想知道业界在模数混合信号的设计验证方面流程。据我理解，设计验证在设计流程中具有举足轻重的作用，直接会影响到芯片终的成败。设计验证分为不同的级别，如系统级验证、电路模块级验证、模数混合仿真和的物理验证或者后仿真。设计验证工程师如何能够保证系统验证与的版图级验证的一致性？之所以这样问是因为，不同的抽象级别仿真时付出的时间代价是不一样的，可以说差距是巨大的，系统级抽象级别比较高，系统仿真可以在很短的时间内完成，但是到了版图级的验证，几乎没有办法做整个芯片的后仿真。而如果不做整个芯片的后仿真，就无法有效的保证系统仿真与终芯片实现之间的一致性。我不知道业界比较流行的做法是怎样的。我想知道的是一种脱离使用工具的通用流程。

　　答：这是一个非常好的问题，很。如你所说，不同的抽象级别仿真时付出的时间代价是不一样的，有一个甚至几个数量级的时间差异是很正常的。因为随着数据量的增加，验证的计算量是指数增加的。 那么到了芯片后仿真时，特别是针对全芯片时，寄生RC参数的数据量会比原来的器件和结点数量增加很多， 这时候的计算量就多得惊人，即使有很好的硬件设施作支持，验证跑上几个月甚至更久都是很常见的。 这时候，为了解决这个问题，通常的作法是这样的： 1、用fast-spice级别的仿真器代替spice级别的仿真器，即以牺牲一点换来更大的容量和速度;2、让Digital的模块成为真正的Digital. 早期的数模混合整体验证时，因为验证工具的局限性，往往是把数字电路的gate-level也当成transistor-level来跑。这样的好处是流程简单，工具单一。但是缺点也很明显。加大了计算量，并且把更多的计算量放在到不是很需要的数字电路部分。（因为数模混合电路往往是数字部分比模拟部分多）即使可以调低一些数字电路部分的，那也是很大的资源浪费。现在的趋势是在提取版图时，数字部分仍然是提成gate-level，利用真正的数模混合信号仿真器来进行仿真。 3、把模拟部分抽象成别的AMS.这个对验证效率的提升极大。其实很多IP也是利用AMS来进行整体验证的。

　　10、我想用模拟电路来解一个4阶微分方程用于实时控制，这样速度比较快。具体就是把MCU计算出的待积分信号通过D/A引入模拟积分器，积分的结果在通过A/D回送入MCU进行控制，不知这样是否可行，主要考虑和干扰方面。如果可行您能否推荐一款积分芯片，还是我自己搭积分电路？如果把整个系统包括加法器，乘法器都设计成模拟芯片是不是可行，有什么要注意的？

　　答：看起来好象是可行的。也许你可以用MATLAB先试试方案。因为我不了解具体细节，所以没办法向你推荐具体的做法。你可以到网上搜搜看有没有符合你具体要求的积分芯片，如果有的话，还是用现成的吧，自己搭电路太麻烦了，并且不能保证性能。一般来说会认为加法器乘法器用数字电路来实现，如果要整合在一起做一个混合芯片也算是常见。提醒一下，这些工作不太可能由一个人独立完成。如果想验证系统可行性，可以考虑先用AMS跑跑仿真吧。