低功耗CMOS电压基准源的设计 - 全文

1 引 言

　　电压基准可以在温度及电源电压变化环境中提供稳定的参考电压，被广泛应用于比较器，A／D，D／A转换器，信号处理器等集成电路中。目前已有不少Bipolar工艺和CMOS工艺的电压基准应用于实际中，并且获得了很高的精度和稳定性。然而随着各种便携式移动通信和计算产品的普及，对电池的需求大大加强，但是电池技术发展相对落后，降低电路的功耗成为IC设计关注的一个焦点；电路的功耗会全部转换成热能，过多的热量会产生焦耳热效应，加剧硅失效，导致可靠性下降，而快速散热的要求又会导致封装和制冷成本提高；同时功耗大将导致温度高，载流子速度饱和，IC速度无法再提升；并且功耗降低，散热减少，也能减少对环境的影响。因此，功耗已成为超大规模集成电路设计中除速度，面积之外需要考虑的第三维度。

　　传统的带隙电压基准源面积大、功耗大、不适应低功耗小面积的要求。本文立足于低功耗、小面积、利用工作于弱反型区晶体管的特点，对传统的带隙电压基准源做出改进，设计了一款最大消耗380 nA电流的电压基准源，大大减小了面积，且与CMOS工艺兼容，同时提出一种新的不耗电的启动电路。本文先介绍传统典型带隙基准电路的原理与功耗组成，提出改进电路结构，并进行分析，最后给出基于0.5μm CMOS工艺模型的仿真结果和测试结果。

　　2 传统带隙电压基准源

　　传统带隙基准源如图1所示。

　　由PTAT产生电路，负PTAT产生电路，放大器，加法器组成。原理是由Q1，Q2两个PNP三极管和电阻R3产生PTAT电流，流过电阻R2产生PTAT电压，再叠加上Q2的负PTAT电压Vbe，通过合理调整电阻R2和R3的比例产生与温度无关的电压基准。运算放大器A是为了保证B，C两点电压相等。

　　这种结构需要三极管、运算放大器以及若干电阻，面积比较大。其工作时电流由3部分组成：Q1支路的集电极电流；Q2支路的集电极电路，运算放大器A的工作电流。其中Q1，Q2支路的电流为VTln N／R3，其中VT=kT／q；q是电荷常量；k是波尔滋曼常数；T是绝对温度；N是三极管Q2与Q1的比值，通常为8，同时要达到好的性能运算放大器的电流不能太小以使晶体管工作于饱和区。通常传统带隙电压基准源消耗电流不小于10μA。

　　3 弱反型区晶体管模型

　　本文利用了工作在弱反型区晶体管的特点，对传统带隙电压基准电路进行了改进。工作在弱反型区的晶体管特性模型假设：

　　(1)晶体管沟道长度足够长，沟道长度近似成立，并且沟道长度调制效应可以忽略；

　　(2)空间电荷区的产生电流可以忽略；

　　(3)表面态密度和表面势的波动可以忽略。

　　在这些假设之下，工作在弱反型区的晶体管的I-V特性可以表示为：

　　ID0是特征电流；S是晶体管的宽长比；n是斜率因子；VG，VS，VD分别为晶体管栅、源、漏端与衬底的电压差。当晶体管由相同的VS电压偏置时，斜率因子n是常数，ID0也可以认为是常数。由式(1)可以看出，当VD-VS》0时，弱反型工作的MOS晶体管与三极管的直流传输特性一致。

　　4 电路实现

　　图2为本文改进的电压基准源的原理示意图。电压基准电路由3部分组成：启动电路、PTAT产生电路和输出电路。输出电路包括电流放大和电压叠加。

　　PTAT电路由M6-M13和R1构成，利用其工作在弱反型区晶体管的特点，取代了传统的三极管PTAT产生电路，且不需要运算放大器，面积大大减小，弱反型区晶体管特性令工作功耗大大降低。P型晶体管M6与M7组成第一对电流镜，增益为S7／S6，N型晶体管M12与M13组成第二对电流镜，增益为S12／S13，只要2路电流足够小，电阻R1的影响就可以忽略，2路电流相等。M6～M13组成一个闭合环路，环路的增益为2组电流镜增益的乘积。其中晶体管M6与M7的宽长比要足够大，工作在弱反型区，M12与M13沟道长度要足够长，工作在饱和区。M8，M9和M10，M11分别与M6，M7和M12，M13构成共源共栅结构，增大阻抗，提高基准电压源的电源抑制比。环路的起始增益大于1令两支路的电流增加，直到平衡则增益降为1，电阻R1上的压降为VR1。根据公式(1)，VR1可以表示为：

　　则流过电阻R1的电流为：

　　由式(3)可以看出，电流IR只与晶体管宽长比，电阻R1，斜率因子n；波尔滋曼常数k，绝对温度T有关，与电源电压无关，是与温度成正比的PTAT电流。

　　电压基准输出电路由晶体管M14～M19，以及电阻R2，三极管Q1，电容C2组成。M18与M19镜像PTAT电流同时M15与M17镜像M18，M19支路的PTAT电流，组成电流放大，采用共源共栅结构是为了镜像更准确。PTAT电流流过电阻R2，产生与温度成正比的PTAT电压，此PTAT电压和二极管方式连接的三极管Q1的Vbe电压叠加，产生与温度无关的基准电压，电容C2是为了滤波，降低噪声。

　　其中Eg为硅的带隙能量；m为迁移率的温度系数常数。

 将式(7)代入(6)可以看出，只要合理设置晶体管的宽长比和电阻R2，R1的比值就可以得到与温度无关的基准电压。

　　由于电压基准源电路存在2个电路平衡点，零点和正常工作点。当基准源工作在零点时，晶体管M8，M9栅源电压为高，M10，M11管栅源电压为低，PTAT电路没有电流产生，启动电路就是避免电压基准工作在零点上。本文提出的启动电路的最大特点是不耗电，它由晶体管M1～M5以及电容C1组成。当电源电压为低时，若电容C1上存有电荷，则M3导通，将电荷放完，等电源电压为高时，M1，M2导通，流过M2的瞬间大电流迅速将M5打开，同时将M8，M9的栅电位拉低导通，产生PTAT电流，电路正常工作，当M12，M13栅压升高时，M4导通，将M5栅压拉低，启动电路停止工作，几乎不消耗电流，达到了低功耗的目的。启动时间由M2管子的大小和电容C1决定。电压基准的启动电路仿真结果如图3所示，启动时间只要50μs，启动之后只要消耗82 pA的电流。若没有M3，电容C1上可能存在电荷没有放完，再次启动时有启动不了的可能。

　　5 版图及测试结果

　　本文介绍的电压基准源采用CSMC 0.5 μm，两层POLY，一层金属的CMOS工艺实现，已经成功流片。该工艺的阈值电压分别为N管0.87 V，P管-0.97 V。由于产生PTAT电流的2个P型管存在失调会导致2支路不平衡，版图匹配技术可以减少失调，在版图中可以增加虚拟晶体管使匹配晶体管间的环境相同来减少失调，同时，晶体管M7要在一个独立的N阱中，使与M6的偏置条件一样来减少失调。二极管可以用CMOS工艺中寄生的PNP三极管实现，N阱中的P+区作为发射区，N阱本身作为基区，P型称底作为集电区，电阻采用具有负温度系数的高阻POLY2电阻，方块阻值为2 kΩ／□，节省面积。电压基准的版图如图4所示，版图面积为：490μm×75μm-0.036 75 mm2。

　　芯片在Micromanipulator 8860高精度探针台和高精度温度控制台上进行测试，测试仪器为Agilent4155A半导体参数分析仪，芯片测试结果小结如表1所示。

　　图5是不同温度下输入电源电压与输出基准电压的关系图。当电源电压大于2.5 V时，电压基准电路开始正常工作，由于用了共源共栅结构来提高电源抑止比，最小输入电压降不下去。在测量的80颗芯片中，输出电压的平均值为1.211 V，最小值为1.172 V，最大值为1.244 V，与仿真结果1.251 V相近，误差主要来自三极管模型的误差以及PTAT支路匹配管的失调。在2.5～6 V的工作电压范围内，测得的线性电压调整率平均值为0.025％，最小值为0.021％，最大值为0.042％。

　　图6是不同温度下电压基准电路消耗电流与电源电压的关系。电压基准电路在正常工作时消耗电流与电源电压无关，与温度成比例。在20～100℃之间，室温下工作时消耗电流小于250 nA，100℃时工作电流不超过380 nA，与仿真结果吻合。在6 V工作电压下，最大功耗不超过2.28μW。

　　图7是芯片的输出电压与温度的关系图。基准电压温度系数的漂移受工艺参数的影响，如负温度特性三极管的Vbe温度系数在圆片不同位置，不同lot中的变化，PTAT匹配晶体管版图上的失调等。在测试的80颗芯片中，温度在20～100℃之间变化时，温度系数在50 ppm／℃以下的有43颗，50～100 ppm／℃的有34颗，100～150 ppm的有4颗。

　　6 结 语

　　本文利用工作在弱反型区的晶体管特性设计一款最大消耗电流不超过380 nA的电压基准电路，功耗低，面积小。测试结果表明，电源电压由2.5～6 V变化时，线性调整率平均为0.025％，温度在20～100℃之间变化时，测得的平均温度系数是64 ppm／℃。但是该电压基准电路由于采用了共源共栅结构，最小工作电压2.5 V有点偏高，采用低压共源共栅结构将会获得更优的性能。