晶体管级电路设计 - 高性能片内集成CMOS线性稳压器设计

　　2 晶体管级电路设计

　　晶体管级电路如图4所示。图中，三级电流镜运算跨导放大器M0-M3和ME构成差分运放。

　　三级米勒电流跨导运算放大器的内部节点为低阻抗，从而将各寄生极点高于环路单位增益带宽的部分外推到高频范围。将差分运放的寄生极点外推到环路带宽3倍以上的频率范围，可以降低寄生极点对稳压器的性能影响。微分器可以补偿负载输出的瞬态响应，其反馈输入结点为Mgmfl，是微分转化器的第一级运放，也是非常关键的结点。一般需要足够的增益来驱动微分电容，以把产生的极点ωPD1和ωPD2外推到更高的频率，但是也会产生很小的寄生电容。因此，在瞬态响应和环路稳定性上的折衷是一个相当困难问题。Rf可在输出电流瞬态变化时，把流过电容Cf的电流转化为电压，并对Mf1和Mf2管进行直流偏置，另外还可降低微分器的输入阻抗，从而外推其相关极点ωPD1至环路增益带宽之外。微分转化器可通过晶体管Mf2和M4与差分运放结合起来。以便通过增加补偿电容Cf3来提高交流稳定性，利用Cf3的米勒效应可以把微分器的输入极点外推的更高频率范围。

　　设计可从输出压降VDROP和最大负载电流开始，并由此定义功率管的参数，再定义微分器参数，然后确定差分运放的参数，最后选择补偿电容Cf3。图5给出了三种负载条件下的电路Spice仿真结果，在温度-25度到75度范围内，无偏外电容线性稳压器的环路增益带宽大于1MHz条件下，其相位裕度可超过50度。而对于较小的负载电容．环路的单位增益带宽与电路的稳定性都将得到提高。

　　3 仿真结果分析

　　整个LDO的设计可采用SMIC 0．13μm CMOS工艺实现。面积为0．22 mm2，静态电流为300μA，片内电容为100 pF，版图的大部分面积为片内电容和功率管。在负载瞬态电流从0～50 mA变化，且电流上升下降时间为1 μs的条件下，就会出现图6所示的仿真结果。

　　由图6可见，当负载电流从0～50 mA瞬态变化时，输出电压纹波分别为84 mV和59mV，锁定时间大约为4μs。当负载电流从10~50 mA瞬态变化时，输出纹波小于20 mV。稳压器的开启时间小于1O μs。而在负载为电流为10 mA，电源上加输入正弦信号时，其线性稳压器的电源抑制比(PSRR)为100 kHz频率下为－50 dB，在1 kHz频率下为－53 dB。

　　4 结束语

　　仿真结果表明，本文所提的无片外电容线性稳压器在牺牲了一部分静态功耗的情况下，可在同类产品中表现出良好的瞬态响应和稳定性，且其片内电容可以随着负载电容的增大而减小。因此，在保证环路稳定性的条件下，负载电容可以在一个较大范围内变化。本文所提出的无片外电容线性稳压器可以简化和降低测试板和封装的设计与成本。故可广泛应用于片上系统的设计。