电源模块布局中考虑元器件的寄生参数

1 介绍：

这篇文章收集了有用的指导原则和一些计算公式，来帮助初学者以及有经验的工程师理解将电路原理图转化为物理原型的相关话题。文章考虑元器件的寄生参数，这些寄生参数会降低效率，造成压降，产生脉冲，甚至会造成电源的无序操作。对于电源设计者，有个共性的问题是电源作为主办的一部分，系统工程师希望电源结构和主办的其他部分相似。其中一个目的是电源不需要单独使用散热器。这也意味着工程师需要熟悉主板提供的散热方式。

2 直流寄生参数

对于高输出电流的电源，元件的电阻是重要的问题，因为它会降低效率，发热，甚至可能影响基准电压。即使这样，人们还是很容易忽视PWM布线电阻。如图1根据电阻率和物理性状能够容易地计算出电阻。从公式不难看出，路径越长，电阻越大；横截面积越大，电阻越小。表1中是常用导体的电阻率。有个有趣的地方，电镀铜比纯铜的电阻率大。这个对于理解电源是非常重要的。因为电镀用于过孔来实现PWBs的电器链接，同时电镀也应用于PWBs的表面，增加铜皮厚度。大多数时候，表面层是“1电镀1”意味着铜层为1oz厚，附加1oz的电镀层。这会使得表层电阻减少你期望的25%。另外有趣的一点是焊接材料比如说焊锡不是良导体。

图1 电阻计算和常见的电阻率

一个简单估算PWM 布线电阻的方法见图2。第一步计算出正方体导体的电阻。

图2PWB 布线电阻简化计算

表1是常见的布线厚度和温度电阻的计算。注意100度电阻大约升高30%。铜的电阻与温度成线性变化。当计算出正方体导体的电阻后，设计者就可以估算PWM 布线有几段，然后乘以正方体电阻即可计算出总电阻。记住1oz铜大概有0.5mΩ。这比记电阻率更容易。

一个经常忽视的电流路劲是过孔，从板的顶层到底层的通路。实际上这些过孔有相当的电阻。图3代表一个穿过1.5mm厚度PWB的过孔电阻的计算。尽管2.4mΩ看起来很小，但是如果这是10A电流的唯一路劲，它会造成1/4W的功耗，并且会造成24mV的压降。对于1.2V的输出电源，这可能会造成2%的负载电压降落。经典规则是“过孔电流极限在1A到3A之间”。我们不仅需要详细检查电源输出路劲，而且应该考虑开关器件附近的交流路劲。注意：从电源调节器到负载的路劲上会有压降，一个好的设计应该将负载尽量靠近电源调节器端。

在设计PWB布线尺寸时，除了压降因素，还需要考虑温度因素。正如前边过孔的讨论，即使几毫欧姆的电阻，都会产生显著的功耗，因此造成较大的温升。IPC 已经发布了用于指导“对于指定温升的导体宽度选择”的标准。如图4，即为确定载流能力的数据表。例如：考虑0.1 inch 宽，1 ounce厚度的走线。对于10度温升，导线的载流能力为4A；对于45度温升，载流能力为9A。这些曲线表明了在极端条件下，迹线能够承载电流的能力。但是并没有考虑压降。考虑一个1 ounce 厚，1 inch 长，0.1 inch 宽的迹线，它的长10倍宽，并且每正方形0.5 mΩ。这样迹线的电阻为5 mΩ。温升10度等价于20mV的压降，45度的温升等价于45mV的压降。通常这类型压降比较显著，尤其是对于1V电源。所以如果导线形状设计的合适，温升不应该是问题。

3 交流寄生参数

PWB布线有寄生电容和电感。图5可以看出，即使电容没有安装，自身的寄生参数也能降低其电容的性能。在低频时，四类型的电容随着频率的升高都呈现出阻抗降低的趋势，但是当频率升高到一定值，其阻抗不在降低，反而开始升高。这是由电容的等效电感(ESL)造成的。根据电感的经验法则，导体的电感按6nH/mm(15Nh/in)计算。例如对于0.5mm长的电容，其寄生电感为3nH。

图6提供了一个精确的电感计算公式。这个主要是用来计算自由空间中PWB 布线的电感。有意思的是由于电感的自然对数关系式，较大的导线宽度对减少寄生电感影响较小。这就意味着我们需要尽量降低孤立布线的电感。

图7是计算地平面正上方迹线寄生电感的公式。公式中关键点是寄生电感与层间距成正比，与导线宽度成反比。这就意味着相比孤立导线，我们有更多的控制变量来减少寄生电感。第二关键点是寄生电感与信号电流的环路面积成正比。图7中的第一个计算公式代表多层板中邻近地层的。注意：与图6相比，电感可以通过第三个变量来减少，而且还可以通过加宽导线来进一步降低寄生电感。第二个公式是典型的二层板。

值得注意的是，只有当布线正下方的地线比迹线宽很多时候，上述寄生电感的计算才有效。如果地线宽度与其上方的走线差不多，结果会比计算值稍微大点。

图7 地碰面上的布线能够有效降低布线的寄生电感

不管是旁路电容还是输出电容，要想电容有效，就应该尽量降低与其连接的引线寄生电感。布线的第一步，设计者应该画出电路原理图后，布线工程师应该知道信号的关键路径。第二部，电源工程师应该规划布局，确保高的di/dt路径最短。尽量在需要的地方铺地，最小旁路电容的环路面积。

设计者也可以考虑并联不同类型的电容来优化阻抗达到更好的带宽。通过并联2个不同类型的电容，可以获得更低的阻抗，获得更大的带宽。一般来说，频率越高的电容要求物理尺寸越小。

图8并联电容优化阻抗，扩展带宽

图9代表共模电感与频率的关系曲线。可以看到当频率升到一定程度，电感就表现出电容的特性，这个叫做分布电容。任何电感都有相似的现象。分布电容的典型值为10pF到100pF。

图9 高频时，电感变为电容

图10提供了计算层到层之间的分布电容公式。该电容与介电常数，相对介电常数，面积和厚度有关。介电常数是个常数1/ 36π ×10−9 F/m，然而相对介电常数与材料相关。对于典型的PWB 材料，相对介电常数为5F/m。设计者唯一可控的变量是面积和间距。为使两导体之间尽可能小的分布电容，就应该使面积尽可能小，间距尽可能大。

交叉的迹线由于很小的分布电容，所以算不上主要问题。电容耦合问题通常包括层之间，焊盘之间以及并联的导体之间。例如图11为地层分布电容如何降低共模电感性能。这个例子中，共模电感下边的地层是连续的。并且有很大的电源和共模电感连接区域。这会造成明显的分布电容，从输入到底，然后再到输出。要想正确的连接这个共模电感，地层不应该穿越电感，并且连接引线的区域应该最小化。最严重的分布电容问题通常是反馈端的连接以及补偿放大器的连接。

图10 范例计算分布电容

图11 地层的分布电容短路共模电感

总结：无意识的电感可能会损坏滤波电容的功能。所以在低阻抗电路比如滤波器，开关电源和定时器等设计中，一定要注意寄生电感参数。可以使用地层，加宽导线宽度，减小高di/dt的环路面积等措施来降低寄生电感；无意识的电容可能会损坏电感的功能。所以在高阻抗电路比如滤波器和放大器设计中，就应该注意分布电容的影响。可以采用布局技巧，屏蔽等措施来降低分布电容。注意放大器的输入端以及高的dv/dt路劲。

本人，擅长MATLAB/SIMULINK软件，有十多年的经验，做过大量的项目以及课题；涵盖控制辨识，金融，机电液，图像处理识别，数据处理可视化，数字信号处理等领域。我的博客也包含大量的硬件设计方面的积累。