RS-485总线广泛应用于通信、工业自动化等领域，在实际应中，通常会遇到是否需要加上下拉电阻以及加多大的电阻合适的问题，下面我们将对这些问题进行详细的分析。
2017-01-19 11:38:40
26511 
RS485是一种常见的通讯接口方式，在我们的实际产品中也是多次使用。但我们平常并不会去过多考虑某一实现的细节问题，不过最近我们遇到了一个因如上下拉电阻的选择问题而造成的通讯故障，所以在这一片中我们来讨论一下RS485总线上下拉电阻的选择问题。
2022-12-14 15:47:555006 
一、上下拉电阻介绍 上拉电阻：将一个不确定的信号，通过一个电阻与电源VCC相连，固定在高电平。作用：上拉是对器件注入电流；灌电流；当一个接有上拉电阻的IO端口设置为输入状态时，它的常态为高电平
2023-04-21 09:49:346875 什么是上拉电阻？上拉电阻和下拉电阻都是电阻元器件，所谓上拉电阻就是接电源正极，下拉的就是接负极或地。上拉就是将不确定的信号通过一个电阻钳位在高电平，电阻同时起限流作用。下拉同理，也是将不确定的信号通过一个电阻钳位在低电平。那么，上拉电阻和下拉电阻的用处和区别分别又是什么呢？
2023-05-26 10:16:011911 
电阻在电路中起限制电流的作用，而上拉电阻和下拉电阻是经常提到也是经常用到的电阻。在每个系统的设计中都用到了大量的上拉电阻和下拉电阻，这两者统称为“拉电阻”，最基本的作用是：将状态不确定的信号线通过
2023-06-07 15:20:051174 
电路设计中，在哪些地方要加上下拉电阻？上下拉电阻加多大呢？是否要考虑它的功耗，以及它的灌电流大小，太大会损坏电子器件。
2023-10-08 16:23:421186 
之前始终对维持确定的高低电平状态没有足够深的理解，既然单片机自身是有输出高低电平的能力，为什么还需要在外部上下拉，这不是浪费能量吗？
2023-11-06 15:37:13611 
作为电路中最常见的电子元器件之一，电阻可以实现限流、隔离、上下拉等不同功能。以上拉为例，IIC通信接口SDA和SCLK都需要通过电阻实现上拉输入/输出。那么，电阻是如何实现上下拉功能的呢？
2023-11-13 18:23:06788 
、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉
2013-07-21 21:43:41
容易接受外界的电磁干扰。4、电阻匹配，抑制反射波干扰：长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。5、预设空间状态/缺省电位：在一些 CMOS 输入端接上或下拉
2012-03-08 14:59:41
深入浅出上拉电阻下拉电阻浅谈上下拉电阻思考：上下拉电阻有什么用呢？答：上下拉电阻的作用非常简单，就是将一个不确定的信号确定下来。通过上拉电阻将不确定的信号钳位到高电平，通过下拉电阻，将不确定的信号钳
2021-11-30 06:07:53
拉电阻2.0浅谈上下拉电阻思考：上下拉电阻有什么用呢？答：上下拉电阻的作用非常简单，就是将一个不确定的信号确定下来。通过上拉电阻将不确定的信号钳位到高电平，通过下拉电阻，将不确定的信号钳位到低电平
2022-01-14 06:50:45
上下拉电阻的作用
2015-04-18 21:21:07
器件连接时的灌电流能力不尽相同，连接上会有驱动问题，此时需要加上拉电阻，加大输出引脚的驱动能力。 阻抗匹配长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配（并联终端匹配），有效的抑制反射波
2019-07-27 08:38:52
的是什么器件，如果该器件需要高电压的话，而输出口的输出电压又不够，就需要加上拉电阻。 l 如果有上拉电阻那它的端口在默认值为高电平你要控制它必须用低电平才能控制如三态门电路三极管的集电极，或二极管正极去
2016-09-23 17:19:31
上下拉电阻的用法
2012-08-16 13:38:14
、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉
2012-08-07 15:15:18
上下拉电阻的用途，总结一下，对很多人应有帮助
2012-10-24 17:01:13
的输入。 -------上拉电阻是用来解决总线驱动能力不足时提供电流的。一般说法是拉电流，下拉电阻是用来吸收电流的。 上下拉一般有两个用处：1）提高输出信号的驱动能力、 2）确定输入信号的电平
2018-06-28 06:21:54
因为查看数据手册，发现AD1674芯片在转换过程中逻辑输出口（12位并行输出口）输出为高阻态，如果想获得一个稳定的输出状态，能否加上10k下拉电阻？还有状态位STATUS输出口，能加上10k下拉电阻吗？
2024-01-11 07:34:32
输入输出要加上下拉电阻吗？
2024-01-03 06:28:17
上拉和下拉是指GPIO输出高电位(上拉)还是低电位(下拉)。上拉就是输入高电平，然后接一个上拉电阻（起保护作用），知道上拉就表示该端口在默认情况下输入为高电平。下拉就相反了，指输入低电平，然后接一个
2019-05-21 06:21:09
输入信号的噪声容限增强抗干扰能力【噪声容限】6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。【EMC】7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制
2012-02-24 10:38:07
想问一下什么情况下需要加上下拉电阻？为什么需要加上下拉电阻？
2021-03-06 06:31:18
RS485多机通讯有50个接点总长度大于1000米，从2-49个机 A,B是否也需要加上下拉电阻，供电部分是50个一起供电，还是分开供电，想在我一起供电，比分开供电稳定一点
2023-04-27 17:36:40
、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉
2011-09-19 08:55:51
、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉
2008-05-22 08:46:35
。 7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。 上拉电阻阻值的选择原则包括: 1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。 2
2019-06-27 05:55:08
。在I2C总线等总线上，空闲时的状态是由上下拉电阻获得6. 提高芯片输入信号的噪声容限：输入端如果是高阻状态，或者高阻抗输入端处于悬空状态，此时需要加上拉或下拉，以免收到随机电平而影响电路工作。同样如果
2019-09-05 11:52:04
，提供泄荷通路。5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。
2016-09-27 09:20:11
一、什么是上下拉电阻？上拉、下拉电阻统一称为拉电阻，作用是将状态不确定的信号线通过一个电阻将其箝位至高电平（上拉）或低电平（下拉）这里有人可能会疑惑？什么叫状态不确定的信号？在数字电路中，通常有三种
2022-01-14 08:58:32
管脚悬空就比较容易接受外界的电磁干扰。
4、电阻匹配，抑制反射波干扰：长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。
5、预设空间状态/缺省电位：在一些
2023-05-18 17:30:56
上下拉电阻大小计算,一直很困惑,这些大小计算来路,还恳请各位帮忙引导~~决定因子有那些.值得大家深入,问过公司好多同事,都说不出所以然.网友1：上拉或下拉取值一般选常用容易找到的阻值基本上就可以了
2015-10-19 18:06:17
在网上找了很多关于上下拉电阻的资料，可是感觉说的还是很乱，依然很难理解。经过认真研究，现将自己所得所感写下来希望这只是个讨论的开始而绝非终结。首先，想说上拉电阻几乎都是应运三极管电路而生的，但是本文
2011-10-25 09:53:50
`请问下nand的WEN,CEN,REN都接了上拉电阻，这是为什么，这个阻值怎么定的，还有WPN接了下拉又是怎么回事`
2017-05-12 13:33:39
干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。8、在数字电路中不用的输入脚都要接固定电平，通过1k电阻接高电平或接地。四、上拉电阻阻值选择原则1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻
2011-07-28 09:58:10
判断上下拉电阻时，只需要看按键按下之前，两端是高电平还是低电平。例如：R1这个电阻，一端接VCC，在按键按下之前两端是高电平，所以它就是上拉电阻，是为了检测低电平输入。R2这个电阻，一端接GND，在按键按下之前，两端是低电平，所以它就是下拉电阻，是为了检测高电平输入。...
2022-01-14 08:31:27
。二、什么情况下需要加上下拉电阻？当遇到信号反射问题时，通常会通过增加匹配电阻来避免信号反射，以1对1通信为例，如图1所示。由于485总线通常使用特性阻抗为120Ω的双绞线，因此在485总线的首尾两端增加120Ω终端电阻来避免信号反射问题。
2019-05-21 07:10:59
已知上下拉电阻，怎么计算出AD值，下拉电阻是10k，上拉接NTC
2018-07-18 14:39:51
上拉电阻，上拉电阻时，在待机状态下，源端常为高阻态，不加上下拉，输入导线呈现天线效应，一旦管脚受到辐射干扰，管脚输入状态极易被感应发生变化。下拉电阻：平常状态输入表现为低电平，但辐射干扰进来后，会通过下拉电阻泄放到地，就会发生一个从 Low——Hight 的跳变，容易产生误触；上拉
2022-01-14 07:42:58
就比较容易接受外界的电磁干扰。www.eda365.com, S! |7 w* B( w2 r9 D4 b$ {- d8 d4 G7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配
2014-11-17 10:24:15
，那么最好下拉，否则当控制信号没有建立的时候就会出现两个冲突，可能烧片。如果计算机总线上面挂了一个D/A，上电复位信号要对它清零或者预置，那么总线可以上下拉到你需要的数字。至于上下拉电阻的大小，这个情况
2014-08-21 09:56:08
引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。 另外，上拉电阻阻值的选择原则包括：1.从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。2.从确保足够的驱动电流考虑应当足够
2017-05-22 18:49:54
在学习以及电路设计中对上下拉电阻一直很模糊，我感觉这也是大家共同的问题，希望原子哥能结合具体电路图给大家讲解一下，谢谢
2019-09-12 04:36:02
拉电阻，程序可以正常跑通，但有些资料却强调说单片机的IO口使用时要加上拉、下拉电阻。以下就以LBQ同学的可爱问题解释一下上下拉电阻吧。事不宜迟，马上进入正题首先声明一下：我们这次用的是STC89...
2022-01-14 07:09:37
为：
到这里，我们就得到了比较具有使用价值的上拉下拉电阻阻值的计算公式了。我们只需要根据实际的总线使用情况选择n的值和电源的值就可以得到我们想要的上下拉电阻值。不过有一个问题需要注意，上下拉电阻
2023-04-27 17:03:40
请教各位，MAX485通信，每个 从机485都要加上下拉电阻吗，要加多大合适？有的资料说可带30个从机，485总线可带多少从机？
2018-04-17 15:36:52
当Vccio=3. 3V时, 对于输入脚, 它兼容TTL, CMOS电平；对输出脚, 它是否也兼容TTL和CMOS电平？对CMOS电平, 是否需要用OpenDrain 加上下拉电阻来实现？
2019-09-03 05:55:08
IO口输出时需要上拉或下拉吗？
输出时的上下位有什么意义？
2023-10-28 07:40:48
在数字电路的应用中，上拉电阻、下拉电阻起着稳定电路工作状态的作用。图1所示的反向器，输入端Ui通过下拉电阻R接地，这样在没有高电平输入时，可以使输入端稳
2007-10-15 17:36:423210 上拉电阻与下拉电阻
上下拉电阻： 1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3.5V），
2008-01-14 13:10:446297 上拉下拉电阻（zz）基础知识
一、什么是上拉电阻？什么是下拉电阻？
上拉就是将不确定的信号通过
2009-11-23 09:16:095029 上拉电阻和下拉电阻的选型和计算，根据不同情况选择不同上下拉电阻的方法
2015-11-30 18:20:28
0 关于上拉电阻和下拉电阻的入门必知，新手要学
2016-02-17 11:21:250 上拉电阻、下拉电阻、限流电阻的原理和作用
2016-11-11 18:42:2855 上拉电阻和下拉电阻的作用及选择
2016-12-15 18:39:0725 上拉电阻，与下拉电阻的分析
2017-07-24 16:40:2070 本文首先介绍了下拉电阻的作用，其次介绍了下拉电阻的原理以及典型电路，最后阐述了下拉电阻的选择。
2018-08-22 17:51:3763736 上拉电阻就是将不确定的信号通过一个电阻拉到高电平，同时此电阻也起到一个限流作用，下拉就是下拉到低电平。
2018-11-02 16:22:258495 上拉（Pull Up ）或下拉（Pull Down）电阻（两者统称为“拉电阻”）最基本的作用是：将状态不确定的信号线通过一个电阻将其箝位至高电平（上拉）或低电平（下拉），无论它的具体用法如何，这个
2018-12-24 08:00:0015 RS-485总线广泛应用于通信、工业自动化等领域，在实际应中，通常会遇到是否需要加上下拉电阻以及加多大的电阻合适的问题，下面我们将对这些问题进行详细的分析。
2019-09-08 10:50:5622998 本文主要介绍了上下拉电阻的接线方法及作用。
2019-09-30 11:27:3617287 
详解RS-485上下拉电阻的选择
2020-02-27 15:33:505869 
在上拉电阻和下拉电阻的电路中，经常有的疑问是：上拉电阻为何能上拉？下拉电阻为何能下拉？下拉电阻旁边为何经常会串一个电阻？
2020-04-28 14:17:0411546 
输入端如果是高阻状态，或高阻抗输入端处于悬空状态，此时需要加上拉或下拉电阻，以免受到随机电平的影响，进而影响电路工作。同样，如果输出端处于被动状态，需要加上拉或下拉电阻，如输出端仅仅是一个三极管的集电极，还可以提高芯片输入信号的噪声容限，增强抗干扰能力。
2020-05-29 15:52:5113568 
加上下拉电阻就是加在单片机管脚的带负荷能力。如上拉电阻的接法就是电源正通过一个合适阻值的电阻后接到需上接的管脚即可。
2020-09-18 16:44:225374 
来源：互联网 在电路中加上拉电阻或下拉电阻的目的是确定某个状态电路中的高电平或低电平。 上、下拉电阻的作用 提高电路稳定性，避免引起误动作。一些情况下按键如果不通过电阻上拉到高电平，那么在上电瞬间
2020-10-12 00:20:031714 电阻在电路中起限制电流的作用。上拉电阻和下拉电阻是经常提到也是经常用到的电阻。在每个系统的设计中都用到了大量的上拉电阻和下拉电阻。
在上拉电阻和下拉电阻的电路中，经常有的疑问是：上拉电阻为何能上拉？下拉电阻为何能下拉？下拉电阻旁边为何经常会串一个电阻？
2022-02-10 10:43:082420 
电子发烧友网为你提供RS-485总线知识：什么情况下需要加上下拉电阻？资料下载的电子资料下载，更有其他相关的电路图、源代码、课件教程、中文资料、英文资料、参考设计、用户指南、解决方案等资料，希望可以帮助到广大的电子工程师们。
2021-04-03 08:41:534 STM32中的GPIO 以STM32中的GPIO为例，如上图是GPIO的结构图。 从上图中标号2处可以看到，上拉和下拉电阻上都有一个开关，通过配置上下拉电阻开关，可以控制引脚的默认电平，这里有三种
2021-11-02 10:11:0511972 
经常看到芯片设计手册时，芯片外围会有上拉或者下拉电阻还有一些无源器件。如何选择正确值的上拉电阻和下拉电阻？上拉电阻和下拉电阻是如何确定？还是在选择此类电阻的时候，有个特定的范围？对上拉电阻和下拉电阻
2021-11-07 13:51:0326 深入浅出上拉电阻下拉电阻浅谈上下拉电阻思考：上下拉电阻有什么用呢？答：上下拉电阻的作用非常简单，就是将一个不确定的信号确定下来。通过上拉电阻将不确定的信号钳位到高电平，通过下拉电阻，将不确定的信号
2021-11-20 12:21:0316 判断上下拉电阻时，只需要看按键按下之前，两端是高电平还是低电平。例如：R1这个电阻，一端接VCC，在按键按下之前两端是高电平，所以它就是上拉电阻，是为了检测低电平输入。R2这个电阻，一端接GND，在按键按下之前，两端是低电平，所以它就是下拉电阻，是为了检测高电平输入。...
2022-01-14 14:00:3419 拉电阻，程序可以正常跑通，但有些资料却强调说单片机的IO口使用时要加上拉、下拉电阻。以下就以LBQ同学的可爱问题解释一下上下拉电阻吧。事不宜迟，马上进入正题首先声明一下：我们这次用的是STC89...
2022-01-14 14:01:347 ，信号端口优选上拉电阻，上拉电阻时，在待机状态下，源端常为高阻态，不加上下拉，输入导线呈现天线效应，一旦管脚受到辐射干扰，管脚输入状态极易被感应发生变化。下拉电阻：平常状态输入表现为低电平，但辐射干扰进来后，会通过下拉电阻泄放到地，就会发生一个从 Low——Hight 的跳变，容易产生误触；上拉
2022-01-14 14:06:3531 前言：在一张原理图中无论时上拉还是下拉都是非常普遍的，转载此文章，可以很快的理解上拉电阻与下拉电阻的原理与作用。如果还没有理解，可以参考上拉与下拉
2022-01-14 14:07:3622 (上拉下拉电阻)所谓上拉电阻就是：将一个不确定信号（高或低电平），通过一个电阻与电源VCC相连，固定在高电平；同理下拉电阻就是：将一个不确定信号（高或低电平），通过一个电阻与地GND相连，固定
2022-01-14 14:08:367 前言：RS-485总线广泛应用于通信、工业自动化等领域，在实际应中，通常会遇到是否需要加上下拉电阻以及加多大的电阻合适的问题，下面我...
2022-01-26 17:07:5013 上下拉电路一般在IC内部就已经做好，外部可以不加，如果外部添加，要与IC手册中的上下拉特性一致，TCK和TRST引脚有可能会不同，TDI和TMS都是上拉。TDO在IC内部都是浮空，由于TDO都是连接TDI，因此可以加上拉与TDI一致。
2022-11-03 10:46:053002 “上下拉电阻应用很简单吗?”那可不一定。电路设计中，在哪些地方要加上下拉电阻?上下拉电阻加多大呢?是否要考虑它的功耗，以及它的灌电流大小，太大会损坏电子器件。一般情况下，元器件需要上下拉的地方，加4.7K或10k，3.3K也行，甚至1K也可以，不会考虑太多。
2022-11-23 15:27:151509 
电路中有下拉电阻和上拉电阻，下拉电阻是把电阻的一端接地，把另一端的电位拉低，上拉电阻相反，电阻的一端接电源，把电阻另一端的电位拉至电源电位，那为什么需要上拉下拉电阻呢
2022-12-13 09:35:08690 在这么原始的逻辑电路中就已经出现了上下拉电阻，这里面的原理也非常简单粗暴：利用开关的闭合（电阻为0）和开启（电阻无穷大）的特性，配合电阻，就可以轻松实现两种电压的输出。
2023-02-20 09:26:141055 下拉就是接地，上拉就相当于升压，提高驱动能力或者稳定性。 上拉电阻是用来解决总线驱动能力不足时提供电流的问题的。一般说法是上拉增大电流，下拉电阻是用来吸收电流（抵抗干扰）。 上拉是将电压拉高，下拉
2023-02-23 16:20:021234 电阻在电路中起限制电流的作用。上拉电阻和下拉电阻是经常提到也是经常用到的电阻。在每个系统的设计中都用到了大量的上拉电阻和下拉电阻。
2023-03-17 15:51:072538 
“上下拉电阻应用很简单吗？”那可不一定。电路设计中，在哪些地方要加上下拉电阻？上下拉电阻加多大呢？是否要考虑它的功耗，以及它的灌电流大小，太大会损坏电子器件。一般情况下，元器件需要上下拉的地方，加4.7K或10k，3.3K也行，甚至1K也可以，不会考虑太多。
2023-03-17 16:32:38705 
什么是上拉电阻？上拉电阻和下拉电阻都是电阻元器件，所谓上拉电阻就是接电源正极，下拉的就是接负极或地。上拉就是将不确定的信号通过一个电阻钳位在高电平，电阻同时起限流作用。下拉同理，也是将不确定的信号通过一个电阻钳位在低电平。
2023-05-31 13:57:021293 
电阻在电路中起限制电流的作用，而上拉电阻和下拉电阻是经常提到也是经常用到的电阻。在每个系统的设计中都用到了大量的上拉电阻和下拉电阻，这两者统称为“拉电阻”，最基本的作用是：将状态不确定的信号线通过
2023-06-10 14:17:531949 
上拉和下拉电阻是许多数字电路的组成部分。了解什么是上拉电阻或下拉电阻很重要？为什么将其用于数字电路？以及如何选择这些的价值？本文将回答这三个问题，并让您更好地了解它。
2023-06-18 15:25:173068 
什么是上拉电阻？上拉电阻和下拉电阻都是电阻元器件，所谓上拉电阻就是接电源正极，下拉的就是接负极或地。上拉就是将不确定的信号通过一个电阻钳位在高电平，电阻同时起限流作用。下拉同理，也是将不确定的信号
2023-06-29 17:04:317619 
在A和B两条线上加上下拉电阻，以及加多大的电阻合适。本文将对这个问题进行分析和解释。485总线是如何工作的？首先，我们需要了解485总线的工作原理和信号特性。根据RS-48
2023-09-08 08:22:30703 
上下拉电阻应该与485收发器的输入阻抗、终端电阻、总线长度、节点数等因素相匹配，以保证总线的阻抗匹配和信号完整性。 首先，我们针对收发器处于断线的状态时，此时收发器A、B电压由RU、RT、RD和RIN共同决定。
2023-09-29 11:23:00678 
当使用上拉电阻和下拉电阻时，你需要理解它们的具体应用和原理以确保正确配置引脚，维持电平状态，并避免电路问题。以下是更详细的解释：上拉电阻：作用：上拉电阻用于保持引脚的电平在逻辑高（"
2023-10-30 08:00:54661 
电阻是如何实现上下拉功能的呢？ 上下拉功能是指在电路中通过连接电阻来实现对信号的上拉和下拉控制。在数字电路中，上拉和下拉功能通常用于控制输入端的电平状态，确保输入端在没有外部信号输入时能够保持稳定
2024-02-04 09:32:18159
电子发烧友App
工商网监
评论