浅谈栅极驱动器和电源环路的布线

　　碳化硅（SiC）MOSFET的使用为各种应用实现了高效供电，例如电动汽车快速充电、电源、可再生能源和电网基础设施。虽然它们的性能优于传统的硅MOSFET和绝缘栅双极晶体管（IGBT），但驱动方法略有不同，在设计过程中必须仔细考虑。以下是为您的SiC应用研究栅极驱动器时的一些示例规格：

　　电源电压范围，具有正负VGS

　　共模瞬态抗扰度（CMTI）超过100 kV/μs

　　最大工作绝缘电压高达1，700 V

　　驱动能力高达10 A

　　传播延迟时间和通道失配时间小于10 ns

　　有源米勒钳位

　　快速短路保护（SCP）（小于1.8μs）

　　碳化硅表面压裂板的一般驱动注意事项

　　鉴于这些规格，需要考虑一些隔离式栅极驱动器技术。磁耦合驱动器是一种相当成熟的技术，但在磁场应用中可能是一个问题。电容耦合驱动器具有很好的高压应力保护，并提高了对外部磁场的抗扰度，同时以最小的延迟提供非常快的开关。然而，该技术在高电场应用中仍然容易出现问题。更传统的隔离形式，即光耦合，非常有效，可提供很好的瞬态和噪声保护，但随着时间的推移，光增益和LED特性可能会磨损。

　　随着系统功率和频率的增加，栅极功率要求也随之增加。设计人员应确保驱动器具有足够的驱动强度，以便根据（频率×Qg）以所需频率切换MOSFET。将栅极驱动器内部FET RDS（on）保持在较低水平可实现更高的电流输送和更高的开关速度，但总平均功率规格取决于开关频率、总栅极电荷（以及放置在栅极上的任何其他电容）、栅极电压摆幅以及并联SiC MOSFET的数量或P=（频率×Qg×Vgs（总）×N）。其中P是平均功率，频率q是开关频率，Qg是总栅极电荷，Vgs（总）是总栅极电压摆幅，N是并联器件的数量。

　　特别应该检查的一件事是最大VGS额定值，它应该允许在开关时出现振铃和过冲，如图所示。其次，用于接通/关断的最大标称电源电压（15 V，–4 V）应确保安全运行和长期可靠性。在具有相对严格反馈控制的实际设计中，可以实现±2%的导通/关断容差，但多绕组反激式电源可接受±5%的容差。

　　SiC MOSFET的开关速度比硅等离子体快得多，因此SiC栅极驱动器的设计必须能够承受更高的dV/dt（开关期间漏源电压的变化率），这可能导致振铃和MOSFET损坏。在硬开关应用中，碳化硅MOSFET可以产生超过150 V/ns的dV/dt，因此建议用较小的RG（外部栅极电阻）值积极驱动MOSFET，并选择具有高CMTI额定值的驱动器。

　　一些印刷电路板布局提示和技巧

　　对称的PCB布局对于降低并联开关栅极环路中的环流至关重要。此外，将电源环路与栅极环路分离可防止串扰，同时增加阻尼效应（如栅极电阻和铁氧体磁珠）可以防止栅极振荡并减少电压尖峰和振铃。在MOSFET的栅极和源极之间放置一个小电容（100 pF至1 nF）为高频噪声电流提供了一条低阻抗路径，以绕过栅极

　　栅极驱动器和电源环路的布线至关重要。使它们彼此分开。

　　由于SiC系统中的高di/dt和dV/dt，寄生电感和电容会对性能和开关行为产生巨大影响。减少寄生效应的一些提示：

　　在处理通孔元件时，使用尽可能短的引线。

　　最大限度地缩短栅极驱动器与MOS场效应晶体管之间的距离。

　　在直流母线上包括低阻抗薄膜或陶瓷电容器。

　　对DC总线使用大的重叠浇注。

　　最大限度地减少交换节点与总线和其他信号的重叠。

　　使敏感信号远离高频磁性元件。

　　保持电源环路和栅极驱动器信号分离。

　　开关节点上的电容会增加损耗。

　　总线环路中的电感会增加关断时的电压过冲。

　　栅极电路中的电感和电容会降低开关速度并控制栅极电压。

　　并联器件看到的电感或电容的差异将导致不平衡。

　　并联MOSFET可实现高功率设计（如交错式升压转换器），并且可以在多个级别完成。在为并联MOSFET实现驱动器时，其栅极不应直接连接在一起，而应将栅极电阻分别施加到每个栅极。此外，在开关转换期间，电源路径布局中的任何不对称都会在电源之间产生电压不平衡。杂散电感（可能在1到15 nH之间变化）也会产生不平衡的振荡电压，但增加栅极电阻和添加铁氧体磁珠可以增加阻尼效应，以帮助减少振荡和开关损耗。此外，在每个SiC MOSFET的源极上增加一个1Ω电阻可以大大减少可能流动的任何高峰值电流，并充当VGS的自动反馈，有助于改善动态共享

　　在实现模块时，一些相同的规则适用。将开关节点对称地连接到负载并确保每个模块到直流总线的阻抗匹配非常重要。并联模块时，设计人员可以在共享栅极驱动器和单独的栅极驱动器之间进行选择。共享栅极驱动器有助于消除不同驱动器之间的时序不匹配，但栅极驱动器板可能难以布局，特别是对于两个以上的并行模块。分离栅极驱动器需要较低的器件间时序偏差。

　　通常，MOSFET在0 V时完全关闭，在半桥配置中增加负栅极偏置可提高抗噪性并避免误接，但对于单端功率转换器，如反激式、升压式或降压型转换器，使用0 V关断电压是可以接受的。使用图腾柱拓扑时，高dV/dt和di/dt通常会导致串扰，并可能在栅极产生振铃和电压尖峰，因此负电压（如–4 V）稳态设置将为不超过–8 V的尖峰提供足够的裕量。如果PCB布局已经过优化，则负栅极偏置可以更接近–3 V或–2 V（降低此偏置反过来降低体二极管的正向电压），只要没有误接通。

　　总而言之，SiC技术可实现高效率和高功率密度的系统，但必须牢记多种策略。栅极驱动器必须具有足够的驱动能力，以降低开关损耗并在足够高的开关频率下工作，并且必须具有高CMTI、最小的寄生效应以及优化的去失检测和软关断功能。在布置PCB时，针对敏感信号的对称性和短走线以防止串扰，使用电容器和铁氧体等无源元件来帮助抑制噪声，实现单个栅极电阻以保持平衡，并以统一的方式保持冷却/热管理。

　编辑：黄飞