关于逻辑/数字集成电路板有效电源线去耦技术

重要的是要确保任何电路的电源线正确去耦，以确保噪声和其他信号不会从电路的一个区域传输到另一个区域。

虽然逻辑电路基于数字信号，但仍需要对电路进行适当的去耦。

开关尖峰通常出现在电源线上，如果非常大，它们可能会错误地触发计数器、触发器、寄存器等。

因此，确保在任何数字电路板上实现电源线去耦非常重要。

典型电源线噪声

虽然每个电路和电路板都会有所不同，但有一些共同的因素会影响所有数字电路板。

电源线上的纹波和噪声具有一些共同特性，具体取决于电路条件。

下面显示的波形是信号及其对电源线的预期影响。尖峰是由数字电路中非常高速的输出驱动器引起的。需要电流尖峰来驱动信号线中的电容充电。当线路充电并达到所需电压时，所需电流下降，电源线恢复到其标称电压。

如果不加以控制，这些尖峰的幅度可能足以导致电路板上的某些电路损坏。

数字/逻辑电源线上出现的开关尖峰

根据电路布局的不同，尖峰甚至可能经历一些振铃，而不是如图所示呈指数衰减。

如果从逻辑芯片的输出端汲取相当大的电流，则可能会在尖峰之外的电源线上施加进一步的纹波。线路电压可能会略有下降，从而进一步调节电源线。

数字/逻辑电源线切换尖峰和电压变化

，这是由于从逻辑输出设备汲取的电流较高而导致的

可以看出，当信号输出较高时，可能会消耗更多的电流，这可能会导致电源电压电平下降。

如果不降低到可接受的水平，这种噪声就会在电路板周围传递，从而在电路内的任何位置引起问题。

除了这种形式的噪声外，还可能出现来自电源和其他来源的一般噪声。为确保所有IC都受到保护，应采用充分的电源线去耦。

对逻辑电源线应用去耦

由于电流逻辑电路中的开关速度非常快，因此有必要确保以最有效的方式应用去耦。即使是来自PCB线路的少量电感或其他效应也会产生显著影响，并使去耦的效果大大降低。

除此之外，低电压和对电源要求的严格限制意味着不可能使用 CR 滤波来降低尖峰和纹波水平。

为了克服任何PCB走线或其他导线中固有的杂散电感的影响，通常的做法是将去耦分布在电路板上。

通常，这是通过在电路板电源的入口点或板载稳压器的输出端（如果适用）提供一种形式的批量去耦（通常使用小型去耦器用于高频噪声，较大的去耦器用于消除低频变化）来实现的。除此之外，还为每个逻辑芯片提供本地去耦。

典型的数字/逻辑电源线去耦布置

用于低频和高频去耦的电容器具有非常不同的值。“大容量”电容通常由一个小的钽电容组成 - 钽具有比电解电容器更好的高频性能和更低的电感，并且它们被广泛用于表面贴装板，因为该技术可以包含在通常使用的 SMD 封装中。22 μF左右的值通常令人满意。如果电路板上有大量器件，那么在电路板周围添加一对器件可能是必要的，或者是明智的，特别是为了让电路板上较长的电源线能够充分解耦。

用于单个集成电路的较小电容器放置在尽可能靠近电源连接的位置。有时它们被放置在电路板的背面，在IC本身的下方，以确保连接尽可能短。在当今经常使用的频率下，即使是一厘米的长度也会增加电感。这些值可能在 10 到 100 nF 之间变化，但可能需要根据技术、布局等进行一些实验。在开关期间，需要该电容来提供集成电路所需的峰值电流。

电容器的价值将取决于所使用的芯片和技术

典型的去耦电容准则可能是：

每块板约22μF的大容量电容器，优选钽。

每 10 - 20 个 SSI / MSI 器件或 2 - 5 个 LSI 器件一个 1μF 电容。

每个 IC 的每个电源引脚都有一个 10 - 100 nF 电容，电源和接地引脚之间的引线尽可能短。

审核编辑：黄飞