测量结果表明该系统的最大测量不确定度为± 0. 4°,基本满足了预期≤0. 5°的设计要求。主要误差源是ADuC7128 内部计数器只能进行整数计数,而引起的± 1 的计数误差,该误差可以采用多次测量求平均值的软件方法进行修正。同时,两路信号通道内部硬件电路结构存在差异,也是造成测量误差的原因,解决此类误差只能在设计对称结构的硬件电路时,尽量选用相同的元器件。
4 结论
该系统能够完成输入信号在0 ~ 10 MHz范围内的相位测量,测量分辨率可达0. 1°,通过使用ADuC7128 芯片内部DDS 模块,节省了硬件成本,同时也降低了电路设计的复杂性,增加了系统的可靠性。试验表明,该系统设计方案可行、测量结果准确。如果直接选择主频较高的微处理器或者通过时钟倍频的方法提高计数脉冲速度,在此设计方案基础上,就能够进一步拓宽相位测量的频带。
用户评论
共 0 条评论