ST-BUS总线接口模块的Verilog HDL设计

ST-BUS总线接口模块的Verilog HDL设计

ST-BUS是广泛应用于E1通信设备内部的一种模块间通信总线。结合某专用通信系统E1接口转换板的设计，本文对ST-BUS总线进行了介绍，讨论了ST-BUS总线接口收发模块的设计方法，给出了Verilog HDL实现和模块的时序仿真图。
关键词：ST-BUS；Verilog HDL；接口模块；E1；CPLD

引言
    随着数字技术的迅速发展，现代通信系统已成为一个庞大的综合化数字网络。电信核心网络除了提供传统电话服务外，还为其它专用通信(比如警用集群通信等)提供中继服务。电信系统一般从交换机引出E1信号线路以供其它专用通信系统接入。为了满足电信网的接入规范，E1终端设备内部常采用一种被称为ST-BUS的总线来对需要接入通信网的各路用户数据进行排队，以便统一与E1信号进行转换，充分利用E1线路资源。由于批量生产的接口芯片都是针对某些特定标准接口而设计，无法满足E1通信的特殊需要。为满足多种特殊接口与电信线路间进行数据交换的需要，增加系统可重配置的灵活性，本文在所涉及项目中的E1接口转换板的设计中采用了可编程器件实现了多种特殊接口的混合接入。为了简化问题，文中主要介绍ST-BUS总线接口收发模块的Verilog HDL设计。

ST-BUS基本原理
    ST-BUS(Serial Telecom BUS，串行通信总线)是卓联半导体公司根据电信应用的需要而定义的一种重要的通信设备内部总线通信协议，它可以将多路信息(包括音频、视频、控制信息以及其它数据等)进行复接或解复接，以便统一进行信号转换，实现本地设备与电信E1线路间的数据交换。随着通信系统越来越复杂，电信设备常有局部部件的淘汰或者更新换代。为了提高设备兼容性也便于系统升级，电信设备广泛采取了模块化设计方法，而ST-BUS就是将各功能模块连接起来协同工作的一种总线标准。所以，不论模块的功能和外部接口怎样，只要具备ST-BUS总线接口，都可以方便地嵌入到特定的通信系统中。

    根据卓联对ST-BUS的信号及时序规范所作的定义，ST-BUS是一种传输数字信息的高速同步串行通信总线，总线接口所需信号有帧同步信号、位时钟信号和串行数据信号。帧同步信号主要有类型0和类型1两种：类型0的同步脉冲仅出现在帧的开头，如图1所示，总线上各部件将之作为重要参考信号并由此决定何时开始接收或发送数据流；类型1的同步脉冲需要维持一个完整的时隙周期(即8个位时钟周期)，在此期间部件也要接收或发送信息数据，这种同步方式较少应用。ST-BUS定义了4种标准时钟频率，即16.384MHz、8.192MHz、4.096MHz和2.048MHz，其中每一种时钟频率均可作为部件的内部时钟，不过任意时刻只能选择其一，自适应系统在设计时采用了自动选择模式。除频率2.048MHz外，其它时钟频率总是数据速率的两倍，即支持最大数据速率为8.192Mbps。如果ST-BUS数据速率为2.048Mbps，那么时钟可以是2.048MHz或4.096MHz。由图1可知，一个完整ST-BUS的帧周期为125ms，而每帧又根据数据速率分为几种不同的时隙总数。但是，为了与E1信号的时隙相对应，E1终端子系统常采用每帧32时隙的信号方式。

ST-BUS收发模块设计与仿真
为了实现ST-BUS总线与各种不同(总线)接口之间的可靠数据传输，下面讨论同步模式下ST-BUS接口模块的设计，并在部分Verilog HDL描述中以注解方式进行详细说明。根据ST-BUS总线协议，ST-BUS接口模块可大致分为接收模块、发送模块和控制模块(含数据交换)三部分，分别完成ST-BUS总线数据的接收、发送和控制(包括与其它接口单元进行数据交换)等功能。要实现某种特定接口(如RS-232等)与ST-BUS总线之间的数据通信，则需要将该接口单元的I/O信号及控制信号接到ST-BUS接口的控制模块，通过控制模块来控制收发时序以及在ST-BUS中所占用的时隙位置及数目，而在实际应用中，各路数据对应的时隙位置及数目常通过外部控制接口设置。为简化问题，这里仅讨论ST-BUS接口收发模块设计，且假定时隙设置是固定的。

如图1所示，ST-BUS总线的数据收发遵守以下规则：发送端在时钟C2的上升沿发送，而接收端则在C2的下降沿采数据，且同步脉冲在0时隙开始的第一个C2上升沿处保持低电平。

图1 类型0帧同步ST-BUS总线信号时序

ST-BUS接收模块
ST-BUS接收模块主要根据控制模块所设置的ST-BUS时隙等参数接收所需时隙的数据，并将接收到的数据送给控制模块，其原理结构框图如图2(a)所示。

图2 ST-BUS收发模块的原理结构框图

    根据时钟等信号的提供方式，模块的工作模式常分为主动模式和被动模式两种。由于图2(a)所示的接收模块所需时钟与同步信号均来自外部，因此该模块处于被动模式；相反，如果时钟和同步信号由模块产生，则模块处于主动模式。

    被动模式下ST-BUS接收模块的基本工作原理为：上电后，在时钟稳定的情况下，模块首先检测同步信号；在非同步状态下，除同步检测以外的其它部件均不能工作；检测到同步后(即在同步状态下)，模块启动时隙定位和数据位定位的计数器工作，此时，模块根据参数设置进行数据接收。另外，图2(a)中的时隙定位和数据位定位在本设计中采用2个计数器实现，也可以合并为单计数器实现。ST-BUS总线接收操作的关键之处在于前一帧的最后一时隙(即31时隙)与当前帧的第一时隙(即0时隙)之间的切换操作，因为需要同时检测同步信号，而一旦同步信号没有检测到，则模块会进入失步状态。接收模块的Verilog HDL实现(信号和常数声明从略，且代码已简化，下同)可以划分为以下三部分。

(1)同步检测
if(!f0) begin file://同步信号低电平有效
f0_flag<=1; file://置同步标志
bitcounter<=bitsofbyte-1;//时隙内的数据位数减法计数器复位
bytecounter<=0; end
file://时隙数加法计数器复位

(2)定位计数
if(f0_flag) file://判断同步状态
begin case(bitcounter) file://根据数据位计数值进行时隙切换
0:begin
bitcounter<=bitsofbyte-1;
file://数据位计数器复位
bytecounter<=bytecounter+1;
file://时隙通道计数器递增
end
default:bitcounter<=bitcounter-1; file://时隙内位计数器递减
endcase end

(3)接收数据(含标志及使能信号产生)
if(bytecounter==byte_pos1) begin file://检查第1通道
din2<=8‘bZ;
file://释放通道2暂存单元
receive2_flag<=0;
file://清除通道2接收标志
din1<=din1<<1;
file://移位准备接收下一位数据
din1[0]<=dr;      file://读入数据位
if(bitcounter==0) begin receive1_flag<=1;end//接收完整通道数据置标志
end
else if(bytecounter==byte_pos2)
file://多通道接收(同上)
……
else begin
file://当前通道不接收数据，则释放暂存单元并清除接收标志
din1<=8‘bZ;din2<=8‘bZ;receive1 _flag<=0;receive2_flag<=0;end

    根据ST-BUS总线收发规则及接收模块基本工作原理，为了31时隙与0时隙的可靠切换，设计中采用状态转换与数据接收分开的方法，也即以上模块可由2个always语句实现，一个采用C2上升沿实现状态转换，一个采用C2下降沿实现数据接收。在Altera公司提供的Quartus II 5.0SP1集成开发环境下，利用MAX7000S系列最低性能的CPLD器件作综合后的时序仿真结果如图3(a)所示。图中第一通道为0时隙，第二通道为31时隙。

a)ST-BUS接收模块仿真

b)ST-BUS发送模块仿真
图3 ST-BUS收发模块综合后的时序仿真结果(C2时钟为10MHz)

ST-BUS发送模块
    ST-BUS发送模块主要将控制模块送来的数据按照所设置的时隙进行发送，也就是将一般数据信号转换为ST-BUS总线信号，其原理结构框图如图2(b)所示。

    发送模块可工作于两种模式，即主动模式和被动模式。图中细的虚线部分(除去相应的实线部分)表示工作于主动模式的连接，此时，时钟和同步信号均由模块内部产生；若除去细的虚线部分，则模块工作于被动模式。在本文涉及的E1接口板设计中，系统采用了自动模式选择的工作方式。图中同步的作用，在主动模式时为同步发生，在被动模式时为同步检测。

    被动模式下ST-BUS发送模块的基本工作原理与接收模块类似，所不同之处在于数据传输方向相反。与接收模块一样，图2(b)中的时隙定位和数据位定位也可以合并采用单计数器实现。ST-BUS总线发送操作的关键之处也在于前一帧31时隙与当前帧0时隙之间的切换，因为需要同时检测同步信号，并且状态转换和总线数据加载都在C2上升沿完成。发送模块的Verilog HDL实现可划分为两部分，与接收模块划分不同，这里已把发送数据的操作嵌入到了同步检测和定位计数当中，当然也可严格按功能块划分。

(1)同步检测及数据发送
if(!f0) begin file://同步信号低电平有效
f0_flag<=1;//同步状态标志
bitcounter<=bitsofbyte-1;//位计数器复位
bytecounter<=0;          file://时隙计数器复位
if(byte_pos1==0)     file://通道1为时隙0，则开始发送数据
begin dx<=data1[7]; file://先送高位到ST-BUS总线
dout1<=data1<<1; file://移位准备下一位待发数据
dout2<=data2;end file://准备下一通道待发数据
else if(byte_pos2==0)//通道2为时隙0，则开始发送数据(同通道1)
……
else dx<=1‘bZ; end   file://如果没有选择0时隙，则输出高阻，释放总线

(2)定位计数及数据发送
if(f0_flag) file://判断同步状态
begin case(bitcounter)
0:begin bitcounter<=bitsofbyte-1;//位计数器复位
if(bytecounter==(bytes_per_frame-1)) bytecounter<=0;//时隙计数满则复位
else bytecounter<=bytecounter +1;//时隙计数器递增
if(bytecounter==byte_pos1-1)
file://通道1发送数据
begin dx<=dout1[7];
file://发送数据的最高位
dout1<=dout1<<1; end
file://移位准备下一位待发数据
else if(bytecounter==byte_pos2-1) file://通道2发送数据(同通道1)
……
else dx<=1‘bZ;end
file://非占用通道则释放总线
default:begin
bitcounter<=bitcounter-1;
file://位计数递减
……
file://同前面通道1、通道2发送数据
end endcase end

    根据ST-BUS总线收发规则及发送模块基本工作原理，发送模块各功能块均采用C2上升沿，或者采用C2下降沿转换状态而采用C2上升沿发送数据。对前者，以上发送模块可用1个或2个always语句完成；对后者，以上发送模块则至少需用2个always语句实现，并将数据发送从以上两部分中分离出来。采用类似接收模块的方法，对发送模块单独综合后作时序仿真，结果如图3(b)所示。值得注意的是，为了说明模块设计对于通道设置顺序的无关性，图中第一通道为31时隙，第二通道为0时隙。

ST-BUS控制模块
    ST-BUS控制模块主要完成ST-BUS总线的收发控制与协调，同时也负责与外部接口的数据交换功能，这部分代码因涉密不再列出，这里仅简单介绍一下其功能。

    控制模块的功能划分大致分为以下5部分：外部接口时钟产生及管理，控制收发模块与控制模块的数据交换，控制接口模块与其它接口的数据交换，对速率不匹配的数据作缓存(FIFO)，提供对外通信接口供用户设置参数。根据实际应用情况，以上所列的功能可以适当取舍或调整。如果速率匹配，则可以舍弃第4部分；如果参数固化，则可舍弃第5部分。
　　
结语
    基于MAX7000S系列CPLD器件分析收发模块的最高工作性能可知，接收模块的位时钟C2最高工作频率可达21.74MHz，而发送模块的位时钟C2最高工作频率则达到32.26MHz，完全符合设计要求。本文所设计的ST-BUS接口模块具有很强的通用性、可扩展性和可移植性，利用MAX7000S系列CPLD器件成功实现了ST-BUS与UART、RS-232、RS-485等接口单元的顺利对接，并已成功应用于某专用集群通信设备的E1接口板，完成了多路不同接口的数据复接通信，运行状况良好。

阅读全文

HD(35454) HD(35454)
Verilog(109207) Verilog(109207)

Verilog HDL 华为入门教程

本帖最后由 lee_st 于 2017-10-31 08:47 编辑 Verilog HDL 华为入门教程

2017-10-21 20:50:36

Verilog HDL代码书写规范

本帖最后由 lee_st 于 2017-10-31 08:46 编辑 Verilog HDL代码书写规范

2017-10-21 20:53:14

Verilog HDL入门教程

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 174 Verilog HDL 基本语法

2017-12-08 14:39:50

Verilog HDL入门教程（全集）

组成以及包含响应监控和设计验证方面的时延和波形产生机制。所有这些都使用同一种建模语言。此外，Verilog HDL语言提供了编程语言接口，通过该接口可以在模拟、验证期间从设计外部访问设计，包括模拟

2020-11-30 19:03:38

Verilog HDL学习资料

Verilog HDL学习资料

2012-08-01 14:53:28

Verilog HDL教程

Verilog HDL教程，供大家参考。

2013-07-18 17:11:36

Verilog HDL教程（共172页pdf电子书下载）

。 • Verilog HDL语言的描述能力能够通过使用编程语言接口（ P L I）机制进一步扩展。P L I是允许外部函数访问Verilog 模块内信息、允许设计者与模拟器交互的例程集合。 • 设计能够在多个

2018-07-03 05:19:30

Verilog HDL的历史及设计流程是什么

Verilog HDL的历史及设计流程是什么

2021-05-06 08:52:01

Verilog HDL的基本语法

Verilog HDL是一种用于数字逻辑电路设计的语言。用Verilog HDL描述的电路设计就是该电路的Verilog HDL模型。Verilog HDL既是一种行为描述的语言也是一种结构描述

2019-09-06 09:14:16

Verilog HDL的基本语法

Verilog HDL的基本语法 .pdf

2012-08-15 15:06:11

Verilog HDL详细资料合集！

本合集资料包括：1.Verilog HDL程序设计实例详解2.Verilog HDL经典教程3.Verilog HDL实验练习与语法手册4.Verilog HDL硬件描述语言

2020-08-21 10:06:20

Verilog HDL语法

Verilog HDL语法，要的拿

2016-01-24 22:53:48

Verilog HDL语言是什么

嵌入式开发Verilog教程（二）——Verilog HDL设计方法概述前言一、Verilog HDL语言简介1.1 Verilog HDL语言是什么1.2前言在数字逻辑设计领域，迫切需要一种共同

2021-11-08 09:30:31

Verilog HDL语言有什么优越性

Verilog HDL语言有什么优越性Verilog HDL语言在FPGA/CPLD开发中的应用

2021-04-23 07:02:03

Verilog HDL语言编程基础与FPGA常用开发工具

关键字：Altera 、FPGA、软硬件协调设计（Verilog & C）、CPU、总线、外设FPGA硬件结构知识Verilog HDL语言编程基础FPGA常用开发工具 SOPC硬件系统开发SOPC软件系统开发Avalon总线规范Nios II外设及其编程七段数码管时钟...

2021-12-22 08:06:06

Verilog HDL高级数字设计2

本帖最后由 lee_st 于 2017-11-30 12:35 编辑讲授内容EDA设计方法学；Verilog HDL语言；数字电路与系统设计；高级描述语言及工具使用；

2017-11-30 12:33:55

Verilog HDL高级数字设计5

本帖最后由 lee_st 于 2017-11-30 12:42 编辑讲授内容EDA设计方法学；Verilog HDL语言；数字电路与系统设计；高级描述语言及工具使用；

2017-11-30 12:41:35

[资料]verilog hdl教程

verilog hdl教程

2014-04-22 16:10:18

【FPGA学习】Verilog HDL有哪些特点

HDL 语言的描述能力能够通过使用编程语言接口（Programme LanguageInterface，简称 PLI）机制进一步扩展，PLI 允许外部函数访问 Verilog 模块内信息、允许设计者

2018-09-18 09:33:31

基于Verilog HDL的DDS设计与仿真

基于Verilog HDL的DDS设计与仿真

2012-08-19 23:15:05

基于verilog HDL的高速对数运算模块设计

跪求各位大神有没有基于verilog HDL的高速对数运算模块设计的CORD IC算法实现自然对数运算的代码

2016-03-10 12:39:28

基于verilog hdl的数字系统应用该如何去设计？

什么是数字系统？verilog hdl又是什么？基于verilog hdl的数字系统应用该如何去设计？

2021-06-21 06:54:02

如何用Verilog HDL语言描述D型主从触发器模块

Verilog模型有哪几种？Verilog HDL模型是由哪些模块构成的？如何用Verilog HDL语言描述D型主从触发器模块？

2021-10-19 08:36:32

求一个avalon总线和CY7C68013A的接口模块verilog代码

求一个avalon总线和CY7C68013A的接口转换模块verilog代码

2014-05-15 13:06:30

Verilog HDL Synthesis (A Pract

Verilog HDL Synthesis (A Practical Primer)

2009-02-12 09:36:24

基于Verilog-HDL的轴承振动噪声电压峰值检测

介绍模拟峰值电压的检测方式，叙述基于Verilog-HDL 与高速A/D转换器相结合所实现的数字式快速轴承噪声检测方法，给出相关的Verilog-HDL 主模块部分。

2009-04-16 10:53:02

I2C总线串行数据接口的Verilog 实现

本文介绍了I2C总线规范，并根据该规范对I2C进行模块化设计，用Verilog HDL 语言对每个模块进行具体描述，并通过模块之间的调用，基本实现了I2C的主机从机的发送和接收功能。

2009-06-15 10:44:03

144

Verilog HDL综合实用教程

Verilog HDL 综合实用教程第1章基础知识第2章从Verilog结构到逻辑门第3章建模示例第4章模型的优化第5章验证附录A 可综合的语言结构附录B 通用库

2009-07-20 11:21:13

基于Verilog HDL的I2C总线分析器

提出了采用Verilog HDL 设计I2C 总线分析器的方法，该I2C 总线分析器支持三种不同的工作模式：被动、主机和从机模式，并提供了嵌入式系统设计接口。通过硬件总体框架分析，分

2009-08-10 15:32:18

基于Verilog HDL语言的FPGA设计

采用 Verilog HDL 语言在Altera 公司的FPGA 芯片上实现了RISC_CPU 的关键部件状态控制器的设计,以及在与其它各种数字逻辑设计方法的比较下,显示出使用Verilog HDL语言的优越性.关键词

2009-08-21 10:50:05

用Verilog HDL实现I2C总线功能

简述了I2C总线的特点；介绍了开发FPGA时I2C总线模块的设计思想；给出并解释了用Verilog HDL实现部分I2C总线功能的程序，以及I2C总线主从模式下的仿真时序图。

2009-10-19 10:49:16

104

Verilog-HDL实践与应用系统设计

Verilog-HDL实践与应用系统设计本书从实用的角度介绍了硬件描述语言Verilog-HDL。通过动手实践,体验Verilog-HDL的语法结构、功能等内涵。在前五章,以简单的实例列举了Verilog-HDL的用法;

2009-11-14 22:57:40

146

基于Wishbone片上总线的IP核的互联

以 FPGA 技术为基础，以Verilog HDL 为载体，设计了遵守Wishbone 片上总线规范的IP 核接口，实现了片上系统的IP 核互联。

2010-01-13 15:09:14

Verilog hdl教程实例

Verilog hdl教程实例【例 3.2】4 位计数器module count4(out,reset,clk);output[3:0] out;input reset,clk;reg

2010-02-09 09:41:01

Verilog HDL华为入门教程

Verilog HDL 华为入门教程本文主要介绍了Verilog HDL 语言的一些基本知识，目的是使初学者能够迅速掌握HDL设计方法，初步了解并掌握Verilog HDL语言的基本要素，能

2010-02-11 08:35:38

140

Verilog HDL入门教程(华为绝密资料)

Verilog HDL入门教程(华为绝密资料) 本文主要介绍了Verilog HDL 语言的一些基本知识，目的是使初学者能够迅速掌握HDL设计方法，初步了解并掌握Verilog HDL语言的

2010-04-02 11:52:21

基于Avalon-ST接口帧读取IP核的研究应用

研究基于Avalon-ST接口帧读取的IP核设计应用，通过Avalon-ST接口将外部存储中不同格式的帧数据转化为视频流进行输出。根据Avalon总线协议及Avalon-ST视频协议研究设计方案，使用Verilog H

2010-08-12 15:58:32

Verilog HDL练习题

Verilog HDL练习题

2010-11-03 16:47:13

193

什么是Verilog HDL？

什么是Verilog HDL？ Verilog HDL是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。被建模的数字系统

2009-01-18 14:53:26

3678

Verilog HDL语言在FPGA/CPLD开发中的应用

摘要：通过设计实例详细介绍了用Verilog HDL语言开发FPGA/CPLD的方法，并通过与其他各种输入方式的比较，显示出使用Verilog HDL语言的优越性。

2009-06-20 11:51:28

1857

用Verilog HDL实现I2C总线功能

摘要：简述了I2C总线的特点；介绍了开发FPGA时I2C总线模块的设计思想；给出并解释了用Verilog HDL实现部分I2C总线功能的程序，以及I2C总线主从模式下的仿真时序图

2009-06-20 13:17:08

6620

基于Verilog-HDL的轴承振动噪声电压峰值检测

摘要：介绍模拟峰值电压的检测方式，叙述基于Verilog-HDL与高速A/D转换器相结合所实现的数字式快速轴承噪声检测方法，给出相关的Verilog-HDL主模块部分。

2009-06-20 15:14:00

867

Verilog HDL程序基本结构与程序入门

Verilog HDL程序基本结构与程序入门 Verilog HDL程序基本结构 Verilog HDL是一种用于数字逻辑电路设计的语言。用Verilog HDL描述的

2010-02-08 11:43:30

2185

Verilog HDL语言简介

Verilog HDL语言简介 1．什么是Verilog HDLVerilog HDL是硬件描述语言的一种，用于数

2010-02-09 08:59:33

3609

VHDL和Verilog HDL语言对比

VHDL和Verilog HDL语言对比 Verilog HDL和VHDL都是用于逻辑设计的硬件描述语言，并且都已成为IEEE标准。VHDL是在1987年成为IEEE标准，Verilog HDL

2010-02-09 09:01:17

10317

Verilog HDL与VHDL及FPGA的比较分析

Verilog HDL与VHDL及FPGA的比较分析.　Verilog HDL优点：类似C语言，上手容易，灵活。大小写敏感。在写激励和建模方面有优势。

2011-01-11 10:45:29

1181

基于WISHBONE总线的FLASH闪存接口设计

本文简要介绍了AMD 公司Am29LV160D 芯片的特点，并对WISHBONE总线作了简单的介绍，详细说明了FLASH memory 与WISHBONE 总线的硬件接口设计及部分Verilog HDL 程序源代码。

2011-06-23 16:32:40

Verilog HDL程序设计教程_王金明

《Verilog HDL 程序设计教程》对Verilog HDL程序设计作了系统全面的介绍，以可综合的设计为重点，同时对仿真和模拟也作了深入的阐述。《Verilog HDL 程序设计教程》以Verilog-1995标准为基础

2011-09-22 15:53:36

应用Verilog HDL进行数字系统设计实例

本内容介绍了应用Verilog HDL进行数字系统设计实例

2011-09-27 16:30:29

基于FPGA的SDX总线与Wishbone总线接口设计

介绍了基于硬件描述语言Verilog HDL设计的SDX总线与Wishbone总线接口转化的设计与实现,并通过Modelsim进行功能仿真,在QuartusⅡ软件平台上综合,最终在Altera公司的CycloneⅢ系列FPGA上调试。实验

2012-01-11 10:21:21

基于CPLD的ST-BUS总线收发模块设计

文中所述模块的电路设计采用了先进的可编程器件来实现，便于多种接口的混合接入。鉴于接口种类及标准繁多，文中主要讨论外部接口与ST-BUS总线通信所需公共模块（即ST-BUS收发模块

2012-02-03 14:47:03

2604

基于Verilog HDL语言的CAN总线控制器设计及验证

在此利用Verilog HDL设计了一款CAN总线控制器，首先根据协议把整个CAN总线控制器划分为接口逻辑管理、寄存器逻辑和CAN核心模块3个模块，然后用Verilog HDL硬件描述语言设计了各个功能模块

2012-07-31 14:25:24

7806

Verilog_HDL的基本语法详解（夏宇闻版）

Verilog_HDL的基本语法详解（夏宇闻版）:Verilog HDL是一种用于数字逻辑电路设计的语言。用Verilog HDL描述的电路设计就是该电路的Verilog HDL模型。Verilog HDL既是一种行为描述的语言也是一种结

2012-10-08 14:48:31

基本组合逻辑功能双向管脚的Verilog HDL源代码

电子发烧友网核心提示：本例程是Verilog HDL源代码：关于基本组合逻辑功能中双向管脚的功能实现源代码。 Verilog HDL: Bidirectional Pin This example implements a clocked bidirectional pin in Verilog HDL.

2012-10-15 11:28:26

1525

设计与验证Verilog HDL（吴继华）

本书以实例讲解的方式对HDL语言的设计方法进行介绍。全书共分9章，第1章至第3章主要介绍了Verilog HDL语言的基本概念、设计流程、语法及建模方式等。

2012-11-28 13:32:57

943

Verilog HDL 数字设计教程(贺敬凯)

Verilog HDL 数字设计教程【作者：贺敬凯；出版社：西安电子科技大学出版社】（本资料为ppt）内容简介：介绍了Verilog HDL语言，状态机设计，仿真，还有好几个可综合设计的举例，除了

2012-11-28 13:43:11

489

Verilog HDL程序设计与实践

Verilog HDL程序设计与实践着重介绍了Verilog HDL语言

2015-10-29 14:45:47

Verilog HDL程序设计-135例

verilog HDL基础程序135例，适合初学者。

2015-11-06 09:49:46

Verilog HDL数字设计与综合课件（第二版）

介绍Verilog HDL数字设计与综合的课件

2015-12-23 10:58:54

Verilog HDL硬件描述语言

Verilog HDL硬件描述语言有需要的下来看看

2015-12-29 15:31:27

Verilog HDL硬件描述语言简介

本章介绍Verilog HDL语言的发展历史和它的主要能力。verilog相关教程材料，有兴趣的同学可以下载学习

2016-04-25 16:09:32

Verilog HDL程序设计教程

Verilog HDL程序设计教程-人邮

2016-05-11 11:30:19

Verilog HDL实验练习与语法手册

Verilog HDL实验练习与语法手册-高教

2016-05-11 11:30:19

Verilog_HDL教程

Verilog_HDL教程,又需要的朋友下来看看

2016-05-11 17:30:15

Verilog+HDL实用教程-电科

Verilog+HDL实用教程-电科，下来看看。

2016-05-11 17:30:15

_Verilog_HDL的基本语法

Verilog_HDL语言的学习，为FPGA编程打下坚实的基础

2016-05-19 16:40:52

Verilog HDL应用程序设计实例精讲

Verilog HDL应用程序设计实例精讲。

2016-05-20 11:16:35

Verilog HDL应用程序设计实例精讲

Verilog HDL应用程序设计实例精讲

2016-05-20 11:16:35

284

Verilog HDL 华为入门教程

Verilog HDL 华为入门教程

2016-06-03 16:57:53

Verilog HDL入门教程

本文主要介绍了Verilog HDL 语言的一些基本知识，目的是使初学者能够迅速掌握HDL设计方法，初步了解并掌握Verilog HDL语言的基本要素，能够读懂简单的设计代码并能够进行一些简单设计的Verilog HDL建模。

2016-07-15 15:27:00

Verilog HDL数字设计与综合_夏宇闻译（第二版）

verilog HDL，fpga，硬件电路学习资料

2016-09-01 14:55:49

设计与验证：Verilog HDL(清晰PDF)

设计与验证，很不错的一本书，《设计与验证》以实例讲解的方式对HDL语言的设计方法进行介绍。全书共分9章，第1章至第3章主要介绍了Verilog HDL语言的基本概念、设计流程、语法及建模方式等内容

2016-10-10 17:04:40

566

Verilog HDL设计(进阶)

Verilog HDL设计(进阶)，感兴趣的小伙伴们可以瞧一瞧。

2016-11-10 15:29:36

Verilog HDL设计(入门)

Verilog HDL设计(入门)，感兴趣的小伙伴们可以瞧一瞧。

2016-11-10 15:29:36

Verilog HDL设计(提高)

Verilog HDL设计(提高)，感兴趣的小伙伴们可以瞧一瞧。

2016-11-10 15:29:36

Verilog HDL虚拟器件和虚拟接口模型

Verilog HDL虚拟器件和虚拟接口模型

2017-02-07 18:25:21

基于FPGA Verilog-HDL语言的串口设计

基于FPGA Verilog-HDL语言的串口设计

2017-02-16 00:08:59

Verilog HDL入门教程之Verilog HDL数字系统设计教程

本文档的主要内容详细介绍的是Verilog HDL入门教程之Verilog HDL数字系统设计教程。

2018-09-20 15:51:26

如何设计常用模块的Verilog HDL？

本文档的主要内容详细介绍的是常用模块的Verilog HDL设计详细资料免费下载。

2018-10-16 11:12:54

Verilog HDL入门教程

本文主要介绍了Verilog HDL 语言的一些基本知识，目的是使初学者能够迅速掌握HDL 设计方法，初步了解并掌握Verilog HDL语言的基本要素，能够读懂简单的设计代码并能够进行一些简单设计的Verilog HDL建模。

2019-02-11 08:00:00

Verilog语法基础

Verilog HDL是一种用于数字系统设计的语言。用Verilog HDL描述的电路设计就是该电路的Verilog HDL模型也称为模块。Verilog HDL既是一种行为描述的语言也是一种结构描述的语言。

2019-03-08 14:29:12

12094

Verilog HDL的基础知识详细说明

硬件描述语言基本语法和实践（1）VHDL 和Verilog HDL的各自特点和应用范围（2）Verilog HDL基本结构语言要素与语法规则（3） Verilog HDL组合逻辑语句结构

2019-07-03 17:36:00

实现Verilog HDL模块化程序设计的详细资料说明

HDL和VHDL的使用比率大概是80%和20%，在中国，大多数电子行业企业都采用Verilog。而模块化的设计让Verilog HDL语言具有思路清晰、逻辑关系明确、可读性强等特点，模块化的设计在 Verilog HDL语法设计中也成为主流。

2020-03-25 08:00:00

Verilog HDL和VHDL的区别

Verilog HDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。 Verilog HDL

2020-06-17 16:13:11

12911

使用Verilog实现SPI串行总线接口的资料和源代码免费下载

集成电路设计越来越向系统级的方向发展，并且越来越强调模块化的设计。SPI（Serial Peripheral Bus）总线是Motorola公司提出的一个同步串行外设接口，容许CPU 与各种外围接口

2020-08-19 08:00:00

Verilog HDL语言技术要点

HDL语言具有大量成熟的模块，从某种角度说Verilog HDL更具生命力。本文整理了一下Verilog HDL语言技术要点，并分享给大家。如发现有错误，欢迎留言指正。

2020-09-01 11:47:09

4002

Verilog教程之Verilog HDL程序设计语句和描述方式

本文档的主要内容详细介绍的是Verilog教程之Verilog HDL程序设计语句和描述方式。

2020-12-09 11:24:23

Verilog HDL教程135例免费下载

本文档的主要内容详细介绍的是Verilog HDL教程135例免费下载。

2021-01-21 16:30:53

如何使用Verilog HDL描述可综合电路？

电路“胸有成竹”；牢记可综合Verilog HDL与电路结构一一对应的关系；确认电路指标是什么：性能？面积？硬件思维方式，代码不再是一行行的代码而是一块一块的硬件模块；达到以上几点，就可以确保写出行云流水般的高质量代码。关于代码与硬件电路的对应关系，参见如下图

2021-04-04 11:19:00

3838

Verilog HDL基础语法入门

简单介绍Verilog HDL语言和仿真工具。

2021-05-06 16:17:10

617

基于SPI串行总线接口的Verilog实现

简介：集成电路设计越来越向系统级的方向发展，并且越来越强调模块化的设计。SPI（Serial Peripheral Bus）总线是Motorola公司提出的一个同步串行外设接口，容许CPU

2021-05-29 10:16:26

4456

Verilog HDL verilog hdl和vhdl的区别

Verilog HDL是一种以文本形式描述数字系统硬件的结构和行为的硬件描述语言，也可描述逻辑电路图、逻辑表达式等。Verilog HDL和VHDL是目前主流的、最受欢迎的两种硬件描述语言。

2021-07-23 14:36:55

9910

Verilog HDL入门教程.pdf

Verilog HDL入门教程.pdf

2021-11-02 16:27:14

108

Verilog HDL入门教程-Verilog HDL的基本语法

Verilog HDL入门教程-Verilog HDL的基本语法

2022-01-07 09:23:42

159

Verilog HDL语言的一些基本知识

Verilog HDL 入门教程

2022-08-08 14:36:22

Verilog HDL指定用户定义原语UDP的能力

在前一章中，我们介绍了Verilog HDL提供的内置基本门。本章讲述Verilog HDL指定用户定义原语U D P的能力。

2022-08-08 11:46:46

733

二十进制编码器及Verilog HDL描述 Verilog HDL程序的基本结构及特点

节通过硬件描述语言Verilog HDL对二十进制编码器的描述，介绍Verilog HDL程序的基本结构及特点。

2023-08-28 09:54:34

1116

已全部加载完成

搜索历史

ST-BUS总线接口模块的Verilog HDL设计

评论