优化实现和资源分析 - 基于低通滤波器组结构的信道化接收机的结构优化

显然，FPGA的最高工作时钟和通道的个数限制了输入信号X(n)的采样速率，在前端输入信号模拟带宽较小的情况下，可以适当降低AD的采样频率，用以减轻多通道的设计对时钟要求的负担。此外，在满足奈奎斯特带通采样定理的条件下，先对AD采集的信号进行下抽，使其降低到一个较低的时钟频率，这样就可以满足多通道NCO和CIC滤波器对FPGA时钟的要求。

3 优化实现和资源分析

3.1 多通道NCO的设计和分析

NCO主要有两种设计方法：查找表法和CORDIC法，查找表法是通过相位累加器和ROM表结构来实现[9]。多通道的NCO依然采用相位累加器和ROM表的结构，但需加入一些控制模块和延时单元，以N通道的NCO为例，其结构如图5所示。

N个通道的频率控制字由控制单元按照时间先后分别送到加法器进行累加，与单通道不同的是，单通道NCO在每个时钟节拍频率控制字累加一次，而N通道NCO每N个时钟节拍累加一次。累加器的输出作为ROM表的地址查询对应的数据输出；同时，为了便于下一级信号处理单元能正确区分输出的正、余弦波对应哪一个通道，需要加入同步标志信号，同步单元通过延时的方法使同步信号与本地载波信号保持同步。因此，多通道NCO的输出信号时序为：N个通道的载波按时间先后输出，sop标志对应第一个通道的信号，eop标志对应最后一个通道的信号。

相位旋转法每一路相位旋转需要4个乘法器、2个加法器，产生基频和偏频的DDS共需要2个ROM表、2个加法器；采用多通道结构只需要1个ROM表、1个加法器，那么N通道机构与相位旋转结构相比，在增加很少的控制单元开销的情况下，能节省1个ROM表、4N-4个乘法器、2N-1个加法器。

3.2 多通道CIC滤波器的设计和分析

数字混频之后需要用一个低通滤波器来提取低频分量，CIC滤波器不仅能滤除其中的高频分量，还能完成采样率变换，并且其实现结构简单，没有乘法单元，消耗资源少[10]。CIC滤波器由积分器和梳状滤波器构成，其传输函数为：

其中D为下抽倍数，H1(z)为积分器，H2(z)为梳状滤波器。CIC滤波器的实现结构如图6所示。

多通道CIC也采用上述结构，不过要加入控制模块和延时单元来保证时序对齐和多通道的逻辑正确性，其FPGA实现模块图如图7所示。

如图7所示，CIC滤波器的积分部分由Add模块和Dly_Add延时模块构成；Down下抽模块是CIC滤波器的下抽部分；CIC滤波器的梳状滤波器部分由Sub减法模块和Dly_Sub延时模块构成。下变频之后的数据经过Ctrl控制模块按照sop高电平对应第一个通道的数据和eop高电平对应最后一个通道的数据的时序送到Expd扩位模块，该模块是为了防止后级计算溢出，将输入数据扩位后输出，Add模块主要完成累加功能；Dly_Add模块是延时单元，假设该CIC为N通道结构，则该模块的延时节拍数即为N；Down下抽模块主要完成下抽功能，同时保证下抽之后的sop和eop信号与数据对齐；Dly_Sub减法模块将输入数据延时N个节拍后送到减法器；Dec模块为截位模块，可以保证整个多通道CIC滤波器的输入和输出数据宽度不变，以便在多级级联的情况下不用改变数据位宽。最后，整个CIC滤波器的输出为out_sop、out_eop、CIC_out，CIC_out是经过滤波之后的输出数据，out_sop对齐第一个通道的数据，out_eop对齐最后一个通道的数据。

由图6可以看出，一个单通道CIC需要两个加法器，以N通道为例，采用多通道的设计结构与单通道相比能节省2N-2个加法单元，实际应用中为了达到足够的抑制，防止下抽后发生频谱混叠，CIC滤波器常采用多级级联的形式，这样节省的资源就更可观了。

4 结果和资源比较

为了验证上述方法的有效性和正确性，在Xilinx的Virtex 4系列FPGA-XC4VSX55上实现了一个通道数为10的数字信道化接收机，接收机接收带宽为5 MB，每个信道带宽为500 KB，每个信道的中心频率依次为68 MB、68.5 MB、69 MB、69.5 MB、70 MB、70.5 MB、71 MB、71.5 MB、72 MB、72.5 MB。输入信号为正弦波信号，频率为70.125 MHz。NCO和CIC设计为10通道的结构，为了达到60 dB的抑制，CIC采用5级级联的方法，下抽倍数为10；半带滤波器的阶数为31阶，系数量化位宽为15 bit，低通滤波器阶数为50，系数量化位宽为17 bit，低通滤波器滤波之后下抽5倍，低通滤波器的采样频率与截止频率之比为10:1；信道化的数据通过USB接口上传给上位机，Matlab读取上传的数据做16 384点的傅里叶变换，最后通过频谱拼接形成一个完整的频谱，Matlab生成的频谱如图8所示。

图8为归一化后的信道化频谱，可以看出其动态范围在60 dB以上，满足设计要求，频谱最大值在70.125 MHz处与输入频率对应，其他比较高的频谱分量为截位引起的量化噪声。在同样的信道化方案的前提下，将优化前后的资源消耗情况作了对比，其结果如表1所示。

5 结束语

本文阐述了基于低通滤波器组结构的信道化接收机的模型，用多通道复用的方法对本地载波生成和抽取滤波过程中的CIC滤波器作了更进一步的优化，并对多通道NCO和CIC的FPGA实现方法作了详细介绍，最后通过优化前后的资源消耗对比，证明了本方案的有效性。实际上，FPGA的正常工作时钟频率是有上限的，以200 MHz为例，若多通道结构的通道个数为20个，则输入信号的采样速率最高为10 MHz，在满足奈奎斯特采样定理的前提下，输入信号的带宽应≤5 MHz；若子信道个数为10个，则输入信号的带宽应≤10 MHz。该方案在频谱分析、通信信号盲识别中的预处理等领域有广泛应用，已应用于研究项目当中。