高速模数转换器所需的极低抖动编码（采样）时钟

　　电路功能与优势

　　本电路利用ADF4002频率合成器产生极低抖动编码（采样）时钟，以控制模数转换器AD9215的采样。编码时钟上的抖动会降低总信噪比（SNR），二者的关系如下式所示：

　　其中f为满量程模拟输入频率，tj为均方根抖动。公式1中的“SNR”是仅由时钟抖动决定的SNR，与ADC的分辨率无关。

　　电路描述

　　ADF4002由低噪声数字鉴频鉴相器（PFD）、精密电荷泵、可编程参考分频器和可编程N分频器组成。14位参考计数器（R计数器）允许PFD输入端的REFIN频率为可选值。如果频率合成器与一个外部环路滤波器和电压控制振荡器（VCO）一起使用，则可以实现完整的锁相环（PLL）。

　　图1显示ADF4002与VCXO共同为高速模数转换器提供编码时钟。本应用中的转换器为一款10位转换器AD9215-80，它可接受最高80 MHz的编码时钟。为实现稳定的低抖动时钟，采用77.76 MHz窄带VCXO。本例假设参考时钟为19.44 MHz，为了将ADF4002的相位噪声贡献降至最低，采用最小的倍增系数4。因此，R分频器编程设置为1，N分频器编程设置为4。ADF4002的电荷泵输出（引脚2）驱动环路滤波器，环路滤波器的带宽经过优化，以提供最佳的均方根抖动，它是决定ADC信噪比的关键因素。如果带宽过窄，在相对于载波频率的频偏较小处，VCXO噪声占主导地位。如果带宽过宽，ADF4002噪声将在VCXO噪声低于ADF4002噪声情况下的频偏处占主导地位。因此，环路滤波器的最佳带宽对应VCXO噪声与ADF4002带内噪声的交点。

　　图1. ADF4002用作高速ADC的编码（采样）时钟

　　可以使用ADIsimPLL™设计工具（3.0版）来设计环路滤波器，该工具可从analog.com/pll免费下载。测量所得的均方根抖动小于 1.2 ps，假设输入信号为20 MHz，利用上述公式1可得出SNR理论值（仅由抖动决定）为76.4 dB。该值比ADC的额定SNR （59 dB）高出17.4 dB，导致总SNR仅降低0.1 dB。如果均方根抖动提高至6 ps，则20 MHz时由抖动决定的相应SNR为62.4 dB，导致总SNR为57.4 dB。

　　为进行精确测量，需要低噪声、低失真模拟输入源。利用优质信号发生器及后置调谐至目标频率的带通滤波器即可实现。虽然图1所示采用500 kHz信号源，但是应能够测试更高频率的信号源。每种附加频率均需要一个独立的带通滤波器。

　　图1所示设置使用ADF4002、AD9215和HSC-ADC-EVALB-DCZ，用户可以快速有效地确定转换器和编码时钟是否合适。SPI接口用来控制ADF4002，USB接口帮助控制AD9215-80的操作。控制器板将FFT信息送回PC，如果PC使用ADI公司的ADC Analyzer™软件，则会提供来自ADC的所有转换结果。为了达到所需的性能，整个系统必须使用出色的布局、接地和去耦技术。

　　常见变化

　　基于PLL的时钟产生电路，如图1所示，经常用于从高噪声系统时钟产生干净的低抖动时钟。ADI公司提供许多不同的频率合成和时钟产生产品，均适合类似的应用。