CMOS逻辑门电路

　　CMOS逻辑门电路是在TTL电路问世之后 ，所开发出的第二种广泛应用的数字集成器件，从发展趋势来看，由于制造工艺的改进，CMOS电路的性能有可能超越TTL而成为占主导地位的逻辑器件 。CMOS电路的工作速度可与TTL相比较，而它的功耗和抗干扰能力则远优于TTL。此外，几乎所有的超大规模存储器件 ，以及PLD器件都采用CMOS艺制造，且费用较低。
　　早期生产的CMOS门电路为4000系列 ，随后发展为4000B系列。当前与TTL兼容的CMO器件如74HCT系列等可与TTL器件交换使用。下面首先讨论CMOS反相器，然后介绍其他CMO逻辑门电路。

MOS管结构图

MOS管主要参数：

1.开启电压V_T
　　·开启电压（又称阈值电压）：使得源极S和漏极D之间开始形成导电沟道所需的栅极电压；
　　·标准的N沟道MOS管，V_T约为3～6V；
　　·通过工艺上的改进，可以使MOS管的V_T值降到2～3V。

2. 直流输入电阻R_GS
　　·即在栅源极之间加的电压与栅极电流之比
　　·这一特性有时以流过栅极的栅流表示
　　·MOS管的R_GS可以很容易地超过1010Ω。

3. 漏源击穿电压BV_DS
　　·在V_GS=0（增强型）的条件下 ，在增加漏源电压过程中使I_D开始剧增时的V_DS称为漏源击穿电压BV_DS
　　·I_D剧增的原因有下列两个方面：
　　（1）漏极附近耗尽层的雪崩击穿
　　（2）漏源极间的穿通击穿
　　·有些MOS管中，其沟道长度较短，不断增加V_DS会使漏区的耗尽层一直扩展到源区，使沟道长度为零，即产生漏源间的穿通，穿通后
，源区中的多数载流子，将直接受耗尽层电场的吸引，到达漏区，产生大的I_D

4. 栅源击穿电压BV_GS
　　·在增加栅源电压过程中，使栅极电流I_G由零开始剧增时的V_GS，称为栅源击穿电压BV_GS。

5. 低频跨导g_m
　　·在V_DS为某一固定数值的条件下 ，漏极电流的微变量和引起这个变化的栅源电压微变量之比称为跨导
　　·g_m反映了栅源电压对漏极电流的控制能力
　　·是表征MOS管放大能力的一个重要参数
　　·一般在十分之几至几mA/V的范围内

6. 导通电阻R_ON
　　·导通电阻R_ON说明了V_DS对I_D的影响 ，是漏极特性某一点切线的斜率的倒数
　　·在饱和区，I_D几乎不随V_DS改变，R_ON的数值很大 ，一般在几十千欧到几百千欧之间
　　·由于在数字电路中 ，MOS管导通时经常工作在V_DS=0的状态下，所以这时的导通电阻R_ON可用原点的R_ON来近似
　　·对一般的MOS管而言，R_ON的数值在几百欧以内

7. 极间电容
　　·三个电极之间都存在着极间电容：栅源电容C_GS 、栅漏电容C_GD和漏源电容CDS
　　·C_GS和C_GD约为1～3pF
　　·C_DS约在0.1～1pF之间

8. 低频噪声系数NF
　　·噪声是由管子内部载流子运动的不规则性所引起的
　　·由于它的存在，就使一个放大器即便在没有信号输人时，在输　　　出端也出现不规则的电压或电流变化
　　·噪声性能的大小通常用噪声系数NF来表示，它的单位为分贝（dB）
　　·这个数值越小，代表管子所产生的噪声越小
　　·低频噪声系数是在低频范围内测出的噪声系数
　　·场效应管的噪声系数约为几个分贝，它比双极性三极管的要小

一、CMOS反相器

　　由本书模拟部分已知，MOSFET有P沟道和N沟道两种，每种中又有耗尽型和增强型两类。由N沟道和P沟道两种MOSFET组成的电路称为互补MOS或CMOS电路。
　　下图表示CMOS反相器电路，由两只增强型MOSFET组成，其中一个为N沟道结构，另一个为P沟道结构。为了电路能正常工作，要求电源电压V_DD大于两个管子的开启电压的绝对值之和，即
V_DD＞(V_TN＋|V_TP|) 。

1.工作原理

　　首先考虑两种极限情况：当v_I处于逻辑0时 ，相应的电压近似为0V；而当v_I处于逻辑1时，相应的电压近似为V_DD。假设在两种情况下N沟道管 T_N为工作管P沟道管T_P为负载管。但是，由于电路是互补对称的，这种假设可以是任意的，相反的情况亦将导致相同的结果。
　　下图分析了当v_I=V_DD时的工作情况。在TN的输出特性i_D—v_DS（v_GSN＝V_DD）(注意v_DSN=v_O)上 ，叠加一条负载线，它是负载管T_P在 v_SGP=0V时的输出特性i_D－v_SD。由于v_SGP＜V_T（V_TN=|V_TP|=V_T），负载曲线几乎是一条与横轴重合的水平线。两条曲线的交点即工作点。显然，这时的输出电压v_OL≈0V（典型值＜10mV ，而通过两管的电流接近于零。这就是说，电路的功耗很小（微瓦量级）

　　下图分析了另一种极限情况，此时对应于v_I＝0V。此时工作管T_N在v_GSN＝0的情况下运用，其输出特性i_D－v_DS几乎与横轴重合 ，负载曲线是负载管T_P在v_sGP＝V_DD时的输出特性i_D－v_DS。由图可知，工作点决定了V_O＝V_OH≈V_DD；通过两器件的电流接近零值 。可见上述两种极限情况下的功耗都很低。

　　由此可知，基本CMOS反相器近似于一理想的逻辑单元，其输出电压接近于零或+V_DD，而功耗几乎为零。

2.传输特性

　　下图为CMOS反相器的传输特性图。图中V_DD=10V，V_TN=|V_TP|=V_T=
2V。由于 V_DD＞（V_TN＋|V_TP|），因此，当V_DD-|V_TP|>vI>V_TN 时,T_N和T_P两管同时导通。考虑到电路是互补对称的，一器件可将另一器件视为它的漏极负载。还应注意到，器件在放大区（饱和区）呈现恒流特性，两器件之一可当作高阻值的负载。因此，在过渡区域，传输特性变化比较急剧。两管在V_I=V_DD/2处转换状态。

3.工作速度

　　CMOS反相器在电容负载情况下，它的开通时间与关闭时间是相等的，这是因为电路具有互补对称的性质。下图表示当v_I=0V时 ，T_N截止，T_P导通，由V_DD通过T_P向负载电容C_L充电的情况。由于CMOS反相器中，两管的g_m值均设计得较大，其导通电阻较小，充电回路的时间常数较小。类似地，亦可分析电容C_L的放电过程。CMOS反相器的平均传输延迟时间约为10ns。

二、CMOS门电路

1.与非门电路

　　下图是2输入端CMOS与非门电路，其中包括两个串联的N沟道增强型MOS管和两个并联的P沟道增强型MOS管。每个输入端连到一个N沟道和一个P沟道MOS管的栅极。当输入端A、B中只要有一个为低电平时，就会使与它相连的NMOS管截止，与它相连的PMOS管导通，输出为高电平；仅当A、B全为高电平时，才会使两个串联的NMOS管都导通，使两个并联的PMOS管都截止，输出为低电平。

　　因此，这种电路具有与非的逻辑功能，即
　　n个输入端的与非门必须有n个NMOS管串联和n个PMOS管并联。

2.或非门电路

　　下图是2输入端CMOS或非门电路。其中包括两个并联的N沟道增强型MOS管和两个串联的P沟道增强型MOS管。

　　当输入端A、B中只要有一个为高电平时，就会使与它相连的NMOS管导通，与它相连的PMOS管截止，输出为低电平；仅当A、B全为低电平时，两个并联NMOS管都截止，两个串联的PMOS管都导通，输出为高电平。
　　因此，这种电路具有或非的逻辑功能，其逻辑表达式为

　　显然，n个输入端的或非门必须有n个NMOS管并联和n个PMOS管并联。
　　比较CMOS与非门和或非门可知，与非门的工作管是彼此串联的，其输出电压随管子个数的增加而增加；或非门则相反，工作管彼此并联，对输出电压不致有明显的影响。因而或非门用得较多。

3.异或门电路

　　上图为CMOS异或门电路。它由一级或非门和一级与或非门组成。或非门的输出。而与或非门的输出L即为输入A、B的异或

　　如在异或门的后面增加一级反相器就构成异或非门，由于具有的功能，因而称为同或门。异成门和同或门的逻辑符号如下图所示。

三、BiCMOS门电路

　　双极型CMOS或BiCMOS的特点在于，利用了双极型器件的速度快和MOSFET的功耗低两方面的优势，因而这种逻辑门电路受到用户的重视
。

1.BiCMOS反相器

　　上图表示基本的BiCMOS反相器电路，为了清楚起见，MOSFET用符号M表示BJT用T表示。T₁和T₂构成推拉式输出级。而M_p、M_N、M₁、M₂所组成的输入级与基本的CMOS反相器很相似。输入信号v_I同时作用于M_P和M_N的栅极。当v_I为高电压时M_N导通而M_P截止；而当v_I为低电压时,情况则相反，M_p导通，M_N截止。当输出端接有同类BiCMOS门电路时，输出级能提供足够大的电流为电容性负载充电。同理，已充电的电容负载也能迅速地通过T₂放电。
　　上述电路中T₁和T₂的基区存储电荷亦可通过M₁和M₂释放，以加快
电路的开关速度。当v_I为高电压时M₁导通，T₁基区的存储电荷迅速消散。这种作用与TTL门电路的输入级中T₁类似。同理 ，当v_I为低电压时，电源电压V_DD通过M_P以激励M₂使M₂导通，显然T₂基区的存储电荷通过M₂而消散。可见，门电路的开关速度可得到改善。

2.BiCMOS门电路

　　根据前述的CMOS门电路的结构和工作原理，同样可以用BiCMOS技术实现或非门和与非门。如果要实现或非逻辑关系，输入信号用来驱动并联的N沟道MOSFET，而P沟道MOSFET则彼此串联。正如下图所示的
2输入端或非门。

　　当A和B均为低电平时，则两个MOSFET M_PA和M_PB均导通，T₁导通而M_NA和M_NB均截止，输出L为高电平。与此同时，M₁通过M_PA和M_pB被V_DD所激励，从而为T₂的基区存储电荷提供一条释放通路。
　　另一方面，当两输入端A和B中之一为高电平时 ，则M_pA和M_pB的通路被断开，并且M_NA或M_NB导通，将使输出端为低电平。同时，M_1A或M_1B为T₁的基极存储电荷提供一条释放道路。因此 ，只要有一个输入端接高电平，输出即为低电平。

四、CMOS传输门

　　MOSFET的输出特性在原点附近呈线性对称关系，因而它们常用作模拟开关。模拟开关广泛地用于取样——保持电路、斩波电路、模数和数模转换电路等。下面着重介绍CMOS传输门。

　　所谓传输门（TG）就是一种传输模拟信号的模拟开关。CMOS传输门由一个P沟道和一个N沟道增强型MOSFET并联而成，如上图所示。T_P和T_N是结构对称的器件，它们的漏极和源极是可互换的。设它们的开启电压|V_T|=2V且输入模拟信号的变化范围为-5V到+5V 。为使衬底与漏源极之间的PN结任何时刻都不致正偏 ，故T_P的衬底接+5V电压，而T_N的衬底接-5V电压 。两管的栅极由互补的信号电压（+5V和-5V）来控制，分别用Ｃ和表示。
　　传输门的工作情况如下：当C端接低电压-5V时T_N的栅压即为-5V，v_I取-5V到+5V范围内的任意值时，T_N均不导通。同时,T_P的栅压为+5V
，T_P亦不导通。可见，当C端接低电压时，开关是断开的。
　　为使开关接通，可将C端接高电压+5V。此时TN的栅压为+5V ，v_I在-5V到+3V的范围内，T_N导通。同时T_P的棚压为-5V ，v_I在-3V到+5V的范围内T_P将导通。
　　由上分析可知，当v_I＜-3V时，仅有T_N导通，而当v_I＞+3V时，仅有T_P导通当v_I在-3V到+3V的范围内，T_N和T_P两管均导通。进一步分析
还可看到，一管导通的程度愈深，另一管的导通程度则相应地减小。换句话说，当一管的导通电阻减小，则另一管的导通电阻就增加。由于两管系并联运行，可近似地认为开关的导通电阻近似为一常数。这是CMOS传输出门的优点。
　　在正常工作时，模拟开关的导通电阻值约为数百欧，当它与输入阻抗为兆欧级的运放串接时，可以忽略不计。
　　CMOS传输门除了作为传输模拟信号的开关之外，也可作为各种逻辑电路的基本单元电路。