从石英起步 - 浅谈晶振选择的那些事

　　从石英起步

　　石英振荡器采用一种压电材料振荡晶体的机械共振方式，建立一个有精密频率的电信号。该频率一般用于跟踪时间，如石英手表中的频率；为数字集成电路提供稳定的时钟信号；以及稳定射频发射机与接收机的频率。自上世纪20年代起，工程师们就开始将这些晶体用于建立射频频率，当时贝尔电话实验室的 AMNicholson和Wesleyan大学的WGCady教授一起研究酒石酸钾晶体，他们发现了一个驱动电路中石英晶片的谐振反应。不过在二战以前，研究人员还没有研究出大批量制造的方法。如果在一块石英晶体上以相对晶格点阵正确的角度切割出振荡器元件，则可以消除温度的效应。有些切割晶体具有零温度系数，而LC切割则用于温度计（图2）。

　　因为你是从一种矿物得到石英晶体，不要假定一个石英振荡器是低技术性器件。今天石英晶体的制造商都采用大型反应炉（或高压釜）作石英晶体的生长，使用高温和30000psi（磅每平方英寸）以上的高压（图3）。石英晶体在一个高压釜中的生长要花数月时间，任何地震活动或加热器供电上最微小的降级或损失都会毁掉整个批次。一家日本公司NDK已有几十年制造石英晶体的历史，现在伊利诺伊州的Belvidere拥有高压釜。基于上述原因，该公司决定在中西部开设新工厂，因为那里电网的可靠性很高，并且地震发生率很低。

　　该公司业务与应用发展总经理CraigTaylor称：“我们将石英矿置入一个大型容器内，该容器采用了军舰主炮的技术。然后，我们将种子石英放在石英矿上方的筐内。加入（碳酸钠或氢氧化钠）电极并施以高温高压，所有的天然石英就都分解并向上迁移。它自己会附着于种子石英上，而各种脏物与杂质则留在容器的底部。”

　　加入放大与缓冲就使一只晶体成为一个XO（晶体振荡器）。增加温度补偿电路就得到一个精度为1ppm（百万分之一）的TCXO（温控晶体振荡器），将整个振荡器置入一个控温的封装中，就得到一个OCXO（恒温晶体振荡器），精度可达十亿分之一区间。一个有1ppm精度的30MHz振荡器，随时间与温度变化的误差只有30Hz。只有铷和铯原子钟才更精准，主要原因是原子振荡源与温度无关。有些公司还提供PXCO（可编程晶体振荡器），你可以写入芯片中的数字寄存器，调整频率。

　　Pericom公司产品营销经理NancyZhang表示，给一个晶体增加PLL（锁相环），就能以低于石英晶体的成本得到更高的频率。该公司高级营销总监KayAnnamalai认为一个三次泛音晶体只能产生150MHz频率。当需求超出该频率时，设计者一般会加PLL。他描述了Pericom的一种不用PLL实现倍频的专利技术。这种方法同样可降低晶体成本，而且也改进了抖动特性。该公司的XP技术避免使用PLL，而频率可超过150 MHz。

　　Epson ElectronicsAmerica公司总监CS Lam认为PLL也可以提高性能。Lam指出，该公司使用分数PLL电路实现了优于10ppm的精度。他还指出，第一款在12kHz至20 MHz区间内相位抖动低于1ps-rms的PLL晶体振荡器出现于2004年。

　　增加PLL亦可以通过电控修改工作频率，有助于符合FCC（联邦通信委员会）和CE（欧共体市场标准）的辐射标准。当PLL改变时钟频率时，EMR（电磁辐射）或EMI（电磁干扰）的高振幅尖峰将辐射分散到一个频段中。注意该技术并没有降低辐射量；而只是将其扫过一个频段，使能量测量仪器获得一个较低的读数。EMI留出了频谱分析仪的测量带宽，减少了测量读数，能帮助你的产品通过符合性测试。

　　扩频时钟亦在振荡器选择中扮演着一种角色。它有两种广泛的应用：计算机与通信中的电源和系统时钟。电源可以使用最多变动10%的振荡器，将能量散布在一个宽频带上，大大降低测量值。这些设备采用了环形振荡器或LC储能，不需要石英级的精度。振荡电路的PLL部分用硅振荡器的输出来建立扩频时钟。与其它纯硅振荡器一样，这些器件更能承受冲击，并有更快的上电起动时间。由于LC储能器或环形振荡器有低得多的Q（质量）值，优于任何石英晶体或MEMS振荡器，也许你会认为硅振荡器的振荡维持要花更多的能量。然而，它只需要毫瓦级能量，因为振荡器中的功耗取决于PLL以及温度补偿电路的工艺与架构。

　　扩频时钟的另一个应用是抖动或噪声所占百分比较少的数字系统。它们必须保持严格的时序，但甚至少量的扩频时钟就可以使一块系统板通过FCC测试。Pericom公司的Annamalai指出，扩频时钟尤其适用于存储子系统。他说：“存储器有越来越快的趋势，因此你会希望分散这种单一频谱。”该公司使用的是 Hershey’s Kiss扩展数据曲线，这一名称取自流行的巧克力。

　　Lexmark公司发现并申请了这种数据曲线的专利。要理解这种响应曲线，设想一个正弦频率正在对系统时钟的工作频率作调制；振荡器花费在两端频率的平均时间将大于两端之间的时间。换句话说，时钟会在频率区间的外边界处停留，正弦调制在此处缓慢改变方向。这种改变产生了“蝙蝠耳”式频域数据曲线（图4）。使用了Hershey’s Kiss波形后，制造商可以消除蝙蝠耳，使你的系统通过FCC测试。

　　Pericom采用高Q源低抖动的石英作为系统时钟。通过这种晶体与高性能低抖动PLL的结合，该公司提供一种扫频振荡器，它消耗能量最低，并结合了石英与硅的优点。

　　选择振荡器时的另一个考虑因素是功耗。

　　新兴公司MobiusMicrosystems提供一种纯硅振荡器，它提供接近石英的精度、快速起动，以及高的耐受冲击能力。不过，该公司的实现方式是使硅储能电容运行在高频下，然后作分频，于是功耗高于石英器件。不过，硅工艺与硅设计技术正在快速进步，因此硅振荡器的各种规格几乎都应很快得到改善。

　　SiliconLaboratories是另一家在硅技术上领先的公司，它同时制造纯硅振荡器，以及为石英晶体配合PLL的器件。这些器件的精度适合于低端晶振。该公司时序产品营销总监MikePetrowski称：“无需使用机械式振荡器是最终梦想。如果消除了机械式振荡器，就可以提高可靠性、简化制造流程，并易于大批量生产。”Petrowski坚持认为硅振荡器不会消耗过多能量，因为他们采用温度补偿方法去获得精度，而不是对较高频率作分频的 PLL。

　　注意硅振荡器可以有很多意义，例如它是一个可替代陶瓷谐振器的廉价器件，以及品质可与石英相媲美的器件。一定要对功耗作评估，以确保使用的技术适合于自己的应用。要注意一些细微之处，如石英晶体或MEMS振荡器会在上电起动的数毫秒内拉入更多电流。对于微功耗应用或需要不断起动和停机的应用，这种超额电流可能会产生问题。

　　除了精度和功耗以外，振荡器的另一个重要规格就是抖动，或相位噪声，它会随频率而逐周期地改变。例如，一款稳定器件可能在一个周期工作在1MHz，而在下个周期工作在2MHz，平均频率为1.5MHz。然而，这种循环频率的巨大变化可能在多数应用中使器件无法使用；一个开关电源可能不会工作在这么宽的范围内，而一个PLL很难锁定这种高抖动的频率源。任何采用这种振荡器的系统都不可能包括ADC或DAC，因为频率的变化会毁掉数字处理，即使平均频率是稳定的。因此，很多公司的振荡器设计小组都在公司的模拟部门。PLL是一种模拟元件，很多规格（如抖动）对模拟电路都很重要。

　　尽管抖动与相位噪声分别是时域和频域表述，据Linear Technology公司信号调整产品设计部主任DougLaPorte的说法，在相同条件下，很容易将抖动规格作出错误表述。他说，有些公司仅在某个频率范围上确定抖动的规格。这些公司提供的相位噪声图可能只包括特定数量的相位噪声，而忽略了噪声的其它位。SONET（同步光纤网络）这类光通信标准会传输，作PLL，然后再传输。循环有一个设计带宽，使系统拒绝循环外的相位噪声，而允许循环内的噪声。LaPorte指出：“［这些制造商］ 给出的规格为20kHz到10MHz。超出这个他们就不关心了。”

　　在五年以前，任何振荡器中PLL的存在都对设计的抖动性能有负面作用。SiliconLabs的Petrowski称，该公司过去担心老式PLL的不良名声。他说：“当我们推出自己基于PLL的振荡器时，我们都担心会有一些负面意义。我们对这些器件作了大量研发工作，并申请了大量专利，做一个低抖动 PLL是绝对有可能的，尤其是在更精细的IC尺度下。”

　　一款PLL的特性及其模拟滤波、相位检测和VCO（压控振荡器），在电路的各个点都引起更多抖动。过去五年来，设计者开始采用打线作为IC上的小型导体，替代IC片芯上分散的空间导体。现在，IC设计者可以用电感和电容作为电抗元件，滤波器与储能电路都可以有更高Q值，有更多的极性和零点。

　　例如，MaximIntegrated Products公司在自己的设计中采用基于LC的振荡器，而不是环形振荡器。该公司精密振荡器业务经理Paul Nunn表示：“环形振荡器要比LC型振荡器有更多的抖动。”很多公司采用这些高质量的PLL，因为他们可以使振荡器有可调频率和低抖动。这些公司包括 Pericom、Silicon Labs、SiTime、安塞美半导体公司与Fox Electronics。