Chiplet和异构集成对先进封装技术的影响

尽管整体经济不景气，但先进封装市场继续保持弹性。

根据Yole Group最新的报道，与上一年相比，2022 年的收入增长了约 10%。2022年价值443亿美元，预计2022-2028年复合年增长率（CAGR）为10.6%，到2028年达到786亿美元。

报告进一步指出，用于将芯片与更先进节点集成的高端性能封装预计到2028年将超过160亿美元，占先进封装领域的20%以上。在不同的先进封装平台中，2.5D/3D 增长最快，2022 年至 2028 年的 CAGR 接近 40%。它是分析和开发最多的技术之一，收入占比较大。

在日前举办的 ECTC（电子元件和技术会议）上，Yole的分析师分享了对先进封装未来发展的一些看法。

Chiplet和异构集成彻底改变了先进封装

在Yole看来，随着摩尔定律的放缓以及前沿节点复杂性和成本的增加，先进封装正在成为将多个裸片集成到单个封装中的关键解决方案，并有可能结合成熟和先进的节点。异构集成和基于小芯片的方法在人工智能、网络、自动驾驶、高端 PC 和高端游戏等细分市场中变得必不可少。通过先进封装技术实现的异构集成可在紧凑的平面中实现具有成本效益的多芯片集成，与传统封装相比也可实现更卓越的性能。

在封装内集成更多数量的有源电路是一种通过密集互连将不同功能分配到集成到同一封装中的不同芯片的方法。上市时间也缩短了，因为芯片可以来自不同的制造商并进行组装。

Octopart在一篇文章中则透露，要制造基于小芯片的产品，您需要设计技能、裸片、裸片之间的连接以及生产策略。chiplet封装技术的性能、价格和成熟度对chiplet的应用有着实质性的影响。根据连接介质和方式的不同，用于chiplet互连的封装技术可分为三类：基板封装（Substrate packaging）、硅中介层封装（Silicon-interposer packaging）、再分布层 (RDL：Redistribution-layer ) 封装以及嵌入式多芯片互连桥 (EMIB：Embedded multi-die interconnect bridge )。

首先看基板封装。流行的基板选择是有机材料，因为这些材料很容易获得。与传统 PCB 类似，布线连接是通过蚀刻工艺完成的，该工艺独立于半导体制造中使用的其他工艺。这是最著名的 2D 异构集成的最早化身。

通过倒装芯片设计或堆叠，可以轻松地将多个裸片高密度地连接到基板上。此外，与之相关的材料和制造成本极低，因为该技术不依赖于芯片制造工艺。使用这种技术的主要缺点是 I/O 引脚密度低，从而限制了这些封装中互连的带宽。

其次看硅中介层封装，该技术涵盖 2.5D 和 3D 封装技术，芯片在中介层上横向构建 (2.5D) 或垂直堆叠 (3D)。为了实现裸片之间的互连和通信，将硅中介层放置在基板和裸片之间。中介层就像一个微型印刷电路板，本质上是为小芯片之间的电连接提供基板。互连结构由金属触点（称为微凸块）和在封装内部运行的硅通孔 (TSV) 构成。这些用于将裸片连接到中介层，并将中介层连接器连接到具有 BGA 焊盘图案的封装基板。

这些产品具有更高的 I/O 密度、更低的功耗和更低的传输延迟。这是通过微凸块和 TSV 之间更小的走线长度和间距实现的。该技术的唯一显着缺点是制造成本增加。

再看RDL封装技术，再分布层 (RDL) 封装技术不使用基板，而是将电介质和金属直接沉积在晶圆的顶面上。该技术也称为“扇出”技术。为了承载线路设计，构建了一个重新分布层，使得每个小Chiplet上的 I/O 端口围绕设备成形。通过缩短电路的长度，RDL 提供更高的信号完整性（更低的损耗和失真）。

至于EMIB ，则是一种使用嵌入有机材料中的薄硅晶片部分作为芯片到芯片互连基板的技术。高级产品成本较高的问题可以通过使用具有不同Chplet的桥接封装来解决。这种混合封装技术是基于基板和基于中介层的封装的组合。通常小于 75 微米的薄硅层被涂在基板上并用于形成芯片间连接，这些层嵌入有机基板层中。

该概念遵循 HDI PCB 中使用的 ELIC 中的相同想法，其中每层互连结构将多个芯片连接到绝缘（有机）基板中的内层。封装的 EMIB 部分是一个硅桥，可在小芯片之间提供高带宽连接。

混合键合无处不在

Yole在文章中强调，ECTC 的几个会议专门讨论了混合键合（hybrid bonding）。在他们看来，该技术正在成为异构集成和小芯片空间内组装技术进步的关键，因为它允许在封装内高密度垂直堆叠不同的芯片。

混合键合可以是晶圆到晶圆（wafer-to-wafer）、裸片到晶圆（die-to-wafer）或裸片到裸片（die-to-die）。其主要优势在于，它允许 3D 器件堆叠以实现垂直缩放和比其他芯片堆叠技术更高的互连密度。它的另一个特点是细间距键合导致更高的互连密度。这也增加了系统带宽和功率效率。速度也有所提高，因为传统的凸点被消除，而是使用直接的铜对铜键合。这形成了非常紧密的互连，并且由于焊盘是芯片结构的一部分，因此提高了键合强度和可靠性。

在BrewerScience看来，混合键合是开创先进封装创新未来的关键。因为混合键合提供了一种解决方案，可以实现更高的带宽以及更高的功率和信号完整性。由于业界正在寻求通过扩展系统级互连来提高最终设备的性能，因此混合键合提供了最有前途的解决方案，能够将多个裸片与小于 10 µm 的小互连间距集成在一起。

而要了解混合键合的基础知识，则需要问三个基本问题：什么是混合键合、为什么要使用混合键合以及哪种材料最适合您的应用？

BrewerScience表示，当电子封装行业发展到三维封装时，微凸块通过使用裸片上的小铜凸块作为晶圆级封装的一种形式来提供芯片之间的垂直互连。凸块的尺寸范围从 40 µm 间距到最终缩小到 20 µm 或 10 µm 间距。但是，这就是问题所在；缩小超过 10µm 变得非常具有挑战性，工程师们正在转向一种新的解决方案来继续缩小尺寸。混合键合通过完全避免使用凸块为 10 µm 及以下间距提供解决方案，而是使用小型铜对铜连接来连接封装中的裸片。它提供卓越的互连密度，支持类似 3D 的封装和高级内存立方体。

“混合键合是一种永久性键合，它将介电键合 (SiOx) 与嵌入金属 (Cu) 相结合以形成互连。它在整个行业被称为直接键合互连 (DBI) 。混合键合扩展了在键合界面中嵌入金属焊盘的融合键合，允许晶圆的面对面连接。”BrewerScience强调。

因为混合键合通过紧密间隔的铜焊盘垂直连接裸片到晶圆(D2W) 或晶圆到晶圆 (W2W)。虽然 W2W 混合键合已在图像传感领域投入生产多年，但业界仍大力推动 D2W 混合键合的发展。这种发展将进一步实现异构集成，它提供了一种强大而灵活的方式来直接连接不同功能、尺寸和设计规则的芯片。

与其他键合技术相比，混合键合具有许多优势，包括：允许高级 3D 设备堆叠、最高 I/O实现10 µm以下的键合间距、更高的内存密度、扩展带宽、增加功率、提高速度效率、消除颠簸的需要，在没有功率和信号损失的情况下提高性能。

不过ECTC上的一些发言者则谈到了可以改进混合键合技术的发展，例如提高键合强度。良品率也有提升空间。污染问题也会影响混合键合；虽然污染风险并不比其他技术高，但由于间距小，颗粒阻止传播的影响更大。

玻璃，正在成为封装材料新选择

除了新技术，ECTC 还讨论了新材料。其中，玻璃正在成为可用于封装的关键材料之一。它具有许多优点，例如高导热性、机械强度、低介电常数和低介电损耗。它还能够创建细线和空间，允许小间距，并且 CTE（热膨胀系数）比通常用于封装的其他有机材料更接近硅。

这种材料也已经在 RF、HPC、光子学和 CPO（共同封装光学）应用中变得流行起来。

ECTC 与会者看到了围绕玻璃基板和玻璃中介层的发展，包括佐治亚理工学院与玻璃供应商和 IC 基板供应商密切合作以开发可靠和高性能的解决方案。正在开发的一个领域是玻璃芯基板（ glass core substrates），以取代传统 IC 基板的有机芯（organic core）。这主要可用于 HPC 和 RF 应用程序。

除了与硅相比成本更低之外，玻璃还有许多优点。它允许将芯片集成到大型封装中，同时提供更好的平整度，这对于 HPC 和 AI 应用程序至关重要。当频率超过 5G 时，其低介电常数将至关重要，届时 6G 和 7G 将再次提高频率。

使用玻璃芯构建 IC 基板和用玻璃替代硅中介层的挑战与玻璃的重量以及核心周围的玻璃和有机层之间的 CTE 差异有关，这可能会影响封装的可靠性。另一个问题是，构建迹线（ build traces）的金属化工艺比硅更难。然而，这是一个相对较小的问题，而且很可能会得到解决。

日本材料供商 Hoya 以及美国的 Corning 和 Schott 等公司都有兴趣进入该领域。

据一篇题为《Leveraging Glass Properties for Advanced Packaging》的论文介绍，玻璃为先进封装提供了许多机会。最明显的优势是材料特性。作为绝缘体，玻璃具有低电损耗，尤其是在高频下。相对较高的刚度和调整热膨胀系数的能力为管理玻璃芯基板和玻璃通孔 (TGV) 和载体应用的粘合堆叠中的翘曲提供了优势。玻璃还为开发具有成本效益的解决方案提供了优势。玻璃成型工艺有可能形成面板格式以及低至 100 微米的厚度，从而有机会优化或消除当前的制造方法。

玻璃具有许多特性，使其成为各种包装应用中令人兴奋的材料。相对于硅，玻璃的电气性能降低了电损耗。这在高频下变得更加重要，这是下一代移动技术可能采用的路径。重要的意义在于能够在保持电池寿命的同时增加智能手机的功能。

调整材料属性（如 CTE）极大地促进了使用玻璃作为多种形式的 2.5D 和 3D 应用的 TGV 基板。此外，以薄而大的高质量玻璃板形成玻璃的能力使许多机会能够实现成本效益。正在展示为有效加工超薄玻璃提供手段的处理技术。

良好成型的通孔和盲孔的形成已经得到证明，并且可以利用现有的金属化技术在晶圆和面板形式的玻璃中产生非常好的 Cu 填充性能。玻璃中铜填充通孔的可靠性能已得到证明。这些发展使玻璃成为下一代包装应用的令人兴奋的材料。

但是，迄今为止，还没有大批量生产，玻璃在封装中的集成在未来几年内不太可能，因为一些持续存在的挑战仍需要解决。不过，据报道，玻璃基板供应商 Absolics 有望开始小批量生产今年晚些时候或 2024 年初生产玻璃芯 IC 基板。

共同封装光学 (CPO) ，正在成为现实

据Yole报道，在封装领域，大家关注的另一个趋势 CPO 与网络和数据中心市场相关，在这些市场中，对带宽增加的需求正在推动光子互连的发展，以提高速度和降低功耗。

CPO 是封装电子产品和光子芯片，例如与光子芯片互连的 ASIC 或 CMOS 芯片。在这一领域，公司进行了合作：ECTC 上有来自网络和数据中心、芯片供应商、代工厂、OSAT、研发机构和材料供应商的演示。许多人正在关注先进的基板，其中两个芯片之间的互连是通过 IC 基板实现的。

Yole表示，在过去的 50 年里，移动技术创新每十年推出一次。移动带宽需求已从语音通话和短信发展到超高清 (UHD) 视频和各种增强现实/虚拟现实 (AR/VR) 应用。尽管 COVID-19 爆发对电信基础设施供应链产生了深远影响，但全球消费者和企业用户继续创造对网络和云服务的新需求。社交网络、商务会议、超高清视频流、电子商务和游戏应用程序将继续推动增长。

每个家庭和人均连接到互联网的设备的平均数量正在增加。随着具有更高功能和智能的新数字设备的出现，Yole观察到每年都有更高的采用率。此外，智能电表、视频监控、医疗保健监控、连接驱动器和自动化物流等机器对机器应用的扩展显着促进了设备和连接的增长，并推动了数据中心基础设施的扩展。

由于预算削减，共同封装光学 (CPO) 社区面临困难时期，因为可插拔器件（pluggables）已经可以实现 CPO 承诺的成本节约和低功耗。CPO 的全面部署只会在可插拔功能用尽时才会发生。至少在接下来的两代开关系统中，很难与可插拔模块竞争，而可插拔模块在很长一段时间内仍将是首选。CPO 最近因其在数据中心 (DC) 中的网络能效而受到广泛关注。Yole的分析表明，与 DC 的总功耗相比，网络节省的功耗可以忽略不计。只有 Broadcom、Intel、Marvell 和其他一些 CPO 参与者会将专有解决方案推向市场。为了满足市场需求并让最终用户相信 CPO 的可行性，

随着 6.4T 光模块的到来，CPO 和可插拔光学器件之间的激烈竞争可能会在 2029 年到来。届时 CPO 系统中的多个技术障碍有望得到解决。然而，收发器行业不断致力于创新以推动可插拔光学市场。在 CPO 系统实现网络应用的批量出货之前，可插拔将采用联合封装方式，光学引擎将在高性能计算和未来分解系统中获得更多普及。围绕机器学习 (ML) 系统供应商 Nvidia 和 HPE 的包括 Ayar Labs、Intel、Ranovus、Lightmatter、AMD、GlobalFoundries 等在内的工业生态系统取得了不错的进展，计划在 2024 年至 2026 年之间实现产品的批量出货.

Yole预计， 800G 和 1.6T 可插拔模块会很受欢迎，因为它们利用 100G 和 200G 单波长光学器件，因此可以在 QSFP-DD 和 OSFP-XD 外形规格中以技术和成本效益的方式实施。就所需的电气和光学密度、热管理和能源效率而言，可插拔外形规格支持 6.4T 和 12.8 容量的能力将受到限制。由于采用分立式电气设备，功耗和热管理正成为未来可插拔光学器件的限制因素。使用硅光子技术平台的共同封装旨在克服上述挑战。

Yole进一步指出，如今，光可插拔模块市场供应链已经完善。它包括分立或集成组件供应商、生产发射器和接收器光学子组件（TOSA 和 ROSA）的光学公司、多路复用器、数字信号处理器 (DSP) 和 PCB，以及组装/测试集成商。在这样的多供应商市场模型中，涉及许多不同的供应商。此外，一个开关盒中多个不同可插拔模块的互操作性有助于行业的灵活性。这些是目前优于 CPO 的主要优势，后者将严重依赖硅光子学。凭借高度集成的光学和硅芯片，将非常需要新的工程能力和代工厂，这对于传统的中型企业来说是无法接受的。

但Yole也直言，尽管高端CPO解决方案的主流部署主要针对大型云运营商，但仍有大量规模较小的企业数据中心尚未采用最新的互连技术，因此技术交流较多慢点。这意味着，即使 CPO 成为主流技术，可插拔模块在 CPO 在技术上或经济上不可行的几个应用中仍将有很高的需求，例如长途应用和边缘数据中心。为此Yole预计可插拔技术在未来 10 年内不会被淘汰。然而，可插拔光学行业可能会整合，而 CPO 市场将形成多供应商商业模式。

未来的努力和挑战

据Yole介绍，在ECTC上，大家还谈论了一些介绍涉及扇出型封装方法，而其他人则研究了玻璃基板。此外，还讨论了多种互连技术。微凸块、TSV、RDL、硅桥和硅中介层都在经历技术改进。

Yole重申，在过去几年中，半导体供应链受到了 Covid-19、芯片和材料短缺等情况打击。这在各个方面造成了破坏，并开始促使地方政府投资于本土半导体生产。

在 ECTC，他们讨论了 CHIPS 法案将先进封装引入北美的努力。观察到本土供应链不同要素之间的强大协作和伙伴关系，其中包括设计、设备制造商、材料和设备供应商、研发机构甚至 OSAT。

除了在美国开展更先进的包装研发活动外，目标之一是支持从研发到制造和商业化的迁移，但公司一致认为需要更多的洁净室空间，这需要基础设施投资。这也需要时间。在美国，高昂的劳动力成本、技能短缺和资金需求仍然阻碍着国内供应链的发展。在欧洲，同样的因素也适用。

高级封装支持的异构集成是由于当今生产高级前端节点成本更高、难度更大这一事实所驱动的。从历史上看，封装是一个 OSAT 业务，它们在这个领域仍然非常重要，但是台积电和 IDM（例如三星和英特尔），在过去十年中提出了先进的后端解决方案，并利用它们的前端能力来实现2.5D 或 3D 解决方案，例如硅中介层、硅桥和混合键合。

满足数字化、AI 兴起以及网络、5G 和自动驾驶汽车日益增长的需求的系统要求的性能水平不能仅通过减少硅节点来满足，因为相关的成本和产量损失。因此，注意力集中在高级封装上，以将来自高级或成熟节点的管芯集成在一起，以降低系统成本。

先进封装，特别是高端性能封装将依赖于克服将多个裸片放置在同一封装中、提高裸片之间的间距、互连密度和带宽方面的挑战。因此，该行业正在寻求异质集成和混合键合，同时也在研究具有成本效益和改进性能的新材料以及 CPO 等新技术，以将先进封装提升到一个新的水平，以满足下一代的性能需求。

编辑：黄飞