先进封装技术是Chiplet的关键？

　　先进的半导体封装既不是常规操作，目前成本也是相当高的。但如果可以实现规模化，那么该行业可能会触发一场chiplet革命，使IP供应商可以销售芯片，颠覆半导体供应链。

　　一个芯片封装中由多个die组成（每个die其实是独立功能的芯片）。我们来探讨一下三个主题不同但彼此相关的问题：一个封装中的多个die、先进封装、chiplet。

　　首先，是多个die。芯片设计公司希望在一个封装中有几个离散的die的原因可能很多。最简单的一个原因是，它提供了一种节省空间或提高系统性能的方法。例如，如果你有一个包含来自不同供应商的CPU die和I/O die的微型计算机系统，你可以以单独的封装采购，并将它们集成在电路板上。但如果空间紧张，你可以通过购买裸芯片并将两个芯片并排安装在指甲大小的基板上，该基板充当迷你电路板，然后整个放入一个封装中，从而节省出一些空间。这不需要任何深奥的技术，普通的引线键合或倒装焊接（flip-chip）就可以连接起来。

　　两个die之间的连接将是基板材料上非常小的、非常短的连线。由于它们的尺寸并严格可控，它们应该能为你提供更高的速度，比电路板上两个封装之间的连接功耗更低。所以，这在速度和能效上也有优势。这就是最近关于先进封装和chiplet热议的源头。

　　多个die

　　以上大致论述了将多个die放在一个封装中的理由。但你可能会问，为什么不设计一个SoC，将所有东西都放在一个die上呢？这可能有几个原因。首先，相关IP可能无法用于ASIC设计。或者预期的体量可能过低以至于无法证明ASIC的价值。这些都是常见的情况。但在集成电路市场的前沿，情况变得更加有趣。

　　一些芯片开发商（尤其是在像高性能CPU和GPU这样的领域）面临的一个问题是，他们的抱负超过了他们的代工厂可以制造的最大die。基本上，die的大小受到光刻系统中光罩大小的限制。如果用放大器类比，你不能在一个die上打印出比负片上更多的东西。而这个面积对于设计师在高性能CPU或GPU上所需的逻辑和内存来说简直不够。将设计分成单独封装是可能的，但最要命的是性能损失。

　　另一个问题也与工艺相关。先进的逻辑工艺是针对逻辑优化的。你可以在同一个die上制造其他类型的电路，比如SRAM或模拟电路，但这些类型的电路相对于逻辑会占用更多空间，把它们放在逻辑die上在面积和费用上都非常不经济。因此，在一个先进的CPU设计中，比如你可能会看到寄存器文件和一级缓存与CPU在同一个die上，速度要一样快。但更大、更慢的二级（及以上）缓存将会在单独的die上。它们也将在一个针对SRAM优化的工艺中构建，而不是逻辑。包括模拟电路的接口可能会在另一片die上，采用的是更成熟、价格更低的工艺。

　　这里面性能是关键的因素。无论如何封装，当两个模块放在不同的die上时，它们之间的通信将不可避免地比在同一个die上时要慢得多。因此，至关重要的是，设计方式不能要求太多的信号在芯片之间传递，也不能将系统性能绑定在这些芯片间链路的性能上。

　　以CPU为例，L1缓存保持在CPU芯片上，速度非常快。但是大而慢的L3缓存不能因为在一个单独的die上而有太多的速度影响。而I/O控制器可能还好，重要功能能否自由地移出芯片，取决于它们的连接性需求，以及die间连接的速度和密度。

　　先进封装于是，先进封装便登场了。粗略估计，先进封装开始于需要大量投资来最大化die间的连接数量和带宽的点。这通常意味着企业已经从普通的封装基板转移到高度工程化的有机材料，甚至是硅基板（通常被称为垫片）。这意味着正在使用精细的光刻技术来创建连接线和与芯片连接的凸点，达到几乎与集成电路相同的线间距和精度。如果正在使用硅基板，实际上可能在本质上是集成电路工艺的后端生产，以获得最细的线和最好的控制。

　　这可能不仅仅停留在基板工程上。先进封装不仅包括将一个或多个die放在同一基板上，还包括die堆叠，或者制造垂直的die堆栈（后者DRAM行业经常这么干）。这些技术可以结合使用。例如，在最近的一个GPU产品中，Intel从有机基板开始，然后将硅桥梁嵌入基板，每个桥梁都带着大量的连接线。接下来，他们将die正面朝下地安装在这些桥梁上，一排排地放在基板上，这样桥梁就将die连接在一起。最后，他们将一些die，如高性能逻辑die，垂直堆叠。结果就是一个基板，其上既有die也有die的堆栈。

　　Chiplet

　　所有这些灵活性使得一些专家提出了一个逻辑延伸。如果在一个基板上组合多个不同的die非常容易，那为什么不能有一个类似于今天的集成电路或半导体IP市场的裸芯片市场呢？每个die可以承载一个适度大小的，定义明确的功能，即一个独立的IP。行业可以定义规定die之间接口的标准，以保证互操作性。并且，通过简单地拾取和放置这些所谓的chiplet，就可以很容易地构建出一个SiP（system-in-package）。

　　原则上，这个想法很好。如果这是一种常见的做法，并因此形成了一个丰富的、低成本的供应链，那么几乎任何人都可以通过简单地组合chiplet，并将设计送到组装和测试厂，来构建出一个几乎与SoC等价的产品。

　　在更高的层面上，像AMD、ARM和Intel这样的先进CPU架构（当然还有开源处理器）可以被简化为一系列小的功能模块：指令获取单元、多个不同的ALU、寄存器文件、加载/存储单元等等。这些处理器架构的组件自身可以成为chiplet，所以你可以决定一个指令集，然后混合并匹配chiplet，创造出所需的最优的微架构。

　　这需要在chiplet之间非常谨慎的划分，以便它们之间的互连不会太多地限制性能。并且自然，它需要从互连技术中获得最佳的性能。但是这些都是可以实现的目标。有些人也在说，这比继续在工艺上挤牙膏要容易得多。

　　颠覆

　　Chiplet如果得以发展，将显著改变IC行业的结构。首先，SoC的大小和复杂性将不再那么受预算或预期市场规模的限制。先进芯片中的组件块市场将对chiplet的小型IP开发者开放，而不仅仅被那些巨头垄断。

　　另一个重大变化将是在供应链上，也就是说，会分散化。客户可能希望一个代工厂制造他们自己设计的专有芯片，然后从另一代工厂采购其他部分设计的chiplet。Chiplet可能会颠覆整个SiP来自单一供应商或单一源头的观念，并且也可以构建相对更加富有弹性的供应链。

　　当然，要实现这个愿景，还有许多技术问题需要解决。今天，雄心勃勃的先进封装设计仍然是芯片巨头的领域，chiplet仍然需要标准来规定die间的接口。行业在未来会进一步研究相关的挑战和可能的解决方案，进而我们也会渐渐看到这些技术将会朝着什么方向发展。

审核编辑：刘清