Cadence发布创新Sigrity 2017快速实现PCB电源完整性签核

2017年2月7日，中国上海 —— 楷登电子（美国 Cadence 公司，NASDAQ： CDNS）今日正式发布全新Sigrity 2017技术的系列产品，新增多项核心功能，专为加速PCB电源及信号完整性签核量身打造。Cadence® Sigrity 产品组合的全新功能中，Allegro® PowerTree™ 拓扑检视器及编辑器脱颖而出，助客户快速评估设计流程初期的功率输出方案。全新发布的Sigrity 2017系列产品内置总线和接口标准®（PCIe®）4.0工具包，确保信号完整性符合今年即将发布的全新PCIe标准。

PCB电源及信号完整性签核加速能力不仅是设计独立电路板的关键，同时也是产品端到端完整设计的必要能力。Sigrity 2017是Cadence系统设计使能的重要技术，从芯片、电路板、到全系统，助企业打造创新的高质量电子产品。如需了解有关Sigrity 2017系列产品的更多内容，请参阅cadence.com/go/Sigrity2017。

设计流程初期即决定正确的功率输出方案是PCB设计团队需考虑的核心问题之一。独一无二的PowerTree界面可以助用户快速检视功率拓扑，精准判断功率输出的最佳路径；同时，设计变更时的编辑工作也更加简捷。存储于PowerTree环境下的所有信息皆可用于设计流程后期，自动设置布线后（post-route）电源完整性分析，实现快速设计收敛。

全新发布的Sigrity 2017采用分析模型库管理器，实现对电源完整性模型内容库的管理，所有模型皆可实现自动存储并在复用设计组件时从分析模型管理器内容库中取回。这一流程此前仅支持手动重复操作，现在则可以实现全自动化，大幅加速设计及产品开发。

Sigrity 2017还将最新PCIe技术与高速互联结合，助设计师实时确保信号完整性。内置的Sigrity System SI™ 串联分析工具包括PCIe 4.0接口标准工具包，无需人工对照标准文件以检查并评估，即可自动验证信号质量标准。

“Sigrity 2017系列产品采用专属技术，提高效率，缩短设计流程，”Cadence产品工程事业部高级总监Steve Durrill表示。“此次发布的全部新功能及升级都以协助客户快速开发高性能产品为主要目的。新版PCIe标准批准发布前即开发出完整的PCIe 4.0标准包，充分印证了我们对客户需求的关注，助其不断缩短产品上市时间。”

“Terayne与Cadence紧密合作，帮助PCB设计师在电源完整性设计环节掌握更高的主动权，”Terayne设计技术事业部经理Paul Carlin说道。“Sigrity系列产品的此次升级将进一步提高效率，缩短产品开发时间，增强Teradyne的竞争优势。”

关于 Cadence（楷登电子）

Cadence 公司致力于推动全球电子设计创新，在开创集成电路和电子产品中发挥着核心作用。客户采用 Cadence 的软件、硬件、IP 和服务，设计并验证尖端半导体器件、消费电子产品、网络架构和通讯设备以及计算机系统。Cadence 公司总部位于美国加州圣荷塞市，在世界各地均设有销售办事处、设计中心和研究机构，为全球电子产业提供服务。如需了解关于 Cadence 公司、产品及服务的更多信息，请访问公司网站 www.cadence.com。