三维晶片加速量产 3D IC接合标准年底通关

　　半导体业者嗅到三维晶片(3DIC)导入行动装置的商机，纷纷投入技术研发;然而，要加速量产时程，制定逻辑与记忆体IC接合标准已成首要关键。因此，全球十八家晶片商正透过联合电子装置工程协会(JEDEC)组织委员会研拟标准，其中，日月光也投身该组织卡位3DIC封装商机，在众家大厂戮力推动下，该标准预计于年底定案，将协助3DIC迈开量产脚步。

　　日月光集团总经理暨研发长唐和明表示，3DIC犹如一幢晶片大楼，如何在既有地基向上搭建与接合仍有许多难题，因此，IC设计、晶圆代工及封测厂之间须通力合作，才能确保各个生产环节顺遂无误。

　　日月光集团总经理暨研发长唐和明表示，将处理器、逻辑与记忆体等异质晶片以立体堆叠形式做结合的3DIC，具有整合度高的优势，可大幅推升运算效能，并降低耗电量及印刷电路板(PCB)占位空间，因而成为产业竞相布局的新市场。然而，其设计复杂度却远高于传统晶片，无论是技术及成本的挑战皆多如繁星;其中，最大的问题在于如何接合不同类型的晶片，以及晶圆磨薄后如何精确穿孔和对位，方能打造出有效运作的立体堆叠晶片。

　　着眼于异质晶片接合标准对推动3DIC的重要性，唐和明透露，目前包括英特尔(Intel)、高通(Qualcomm)、博通(Broadcom)、三星(Samsung)及尔必达(Elpida)等全球十八家晶片大厂，以及掌握晶片最后一道封装关卡的日月光已组成JEDECJC11.2标准委员会，快马加鞭的推动逻辑与记忆体晶片接合的介面标准--WideI/OMemoryBus，并可望于年底尘埃落定。如此一来，除能透过标准的依循与协助，加快厂商开发时程，促使3DIC尽早展开量产之外，并可进一步以量制价，一并解决目前3DIC生产成本居高不下的问题。

　　另一方面，近期半导体供应链加码投资3DIC开发的现象日益显著，包括台积电、京元电子等晶圆及封测厂均加入竞逐行列，且研发费用较2010年明显增加，对催生3DIC产品亦有推波助澜之效。唐和明指出，乐观来看，3DIC可望于2013年开始大量生产，应可视为3DIC的量产元年;不仅如此，若WideI/OMemoryBus标准在年底顺利过关，量产时间更可望提早至2012年底。届时，可预见行动装置将掀起一波兼顾高效能与超轻薄外型的产品革命。

　　虽然3DIC现仍处于试产阶段，且并未导入实体产品设计，不过，其以矽穿孔(TSV)技术将各种晶片叠合在一起，达成高效能而低耗电的整体表现，已让新一代的行动装置纷纷聚焦此种晶片做为设计腹案。唐和明分析，“轻薄短小”已成行动装置的设计圭臬，让工程师对晶片占位空间与低功耗要求锱铢必较，促使以立体堆叠形式的3DIC渐成未来晶片主流。特别是今年各大市场研究机构频频上修平板电脑及智慧型手机的预估出货量，在此一市场需求推助下，产品设计将持续朝向轻薄化迈进，而要达到此一要求，3DIC将是不可或缺的要素.