芯片采2.5D先进封装技术，可望改善成本结构

　　目前在全球半导体产业领域，有业界人士认为2.5D先进封装技术的芯片产品成本，未来可望随着相关产品量产而愈来愈低，但这样的假设可能忽略技术本身及制造商营运管理面的诸多问题与困境，可能并非如此容易预测新兴封装技术产品的未来价格走势。

　　据Semiconductor Engineering网站报导，随着2.5D先进封装技术进行测试，来自芯片制造商及设备供应商最普遍的声音，即认为用来在封装技术中连结各类晶粒的中 介层（interposer）成本太高，或是认为光罩成本高到无法以14纳米或16纳米制程，开发复杂的平面式（planar）系统单芯片（SoC）；或 是认为矽绝缘层金氧半电晶体元件（FD-SOI）比28纳米空白矽晶圆（Bulk Silicon）还贵等。

　　但上述观念可能有些误导，即使更复杂的SoC有一定程度增加生产成本，但实际上也有部分节省成本之处，有些甚至还可以大幅节省成本开支。随着第二代高频宽存储器（HBM2）的推出，其不论价格、效能及功率均低于DRAM，外观尺寸同样明显较小。

　　对此，SK海力士（SK Hynix）技术行销资深经理Kevin Tran指出，4颗芯片堆叠、采2.5D封装技术的HBM2存储器大致相当于DDR4颗粒，更重要的是增加了频宽、外型尺寸更小、更省电且延迟时间更低等 优势。因此随着这类新兴存储器量产，可望见到类似过去DRAM般的市场价格下滑趋势。

　　不过，是否HBM存储器在未来真的可望见到价格下滑趋势，可能仍有些值得探究之处。首先，当前已较难将不同的存储器技术拿来做规格类比，在HBM存储器技术可能采用不同架构设计等情况下，实在已无法如此轻易就将不同存储器技术规格拿来比较。

　　其次，成本变化的课题也并非如此单纯，因这不单只有存储器或中介层的成本，更重要的是要看各家芯片制造商如何将生产成本配置于公司旗下不同部门。如今芯片制 造商已较少投入经费在了解应如何调整更多基本业务流程，而是更专注于让工程师在整个设计流程中，也具备诸如软体、前后端硬体等的技术知识。

　　因此从业界2.5D及扇出型（fan-outs）封装技术导入来看，体积较小的芯片显然有着较佳的良率，即使组合起来的成本较高，所以这也是为何赛灵思（Xilinx）及Altera开始开发2.5D芯片的理由。

　　如果在调整功耗及散热问题等设计面向上，能够花费更少成本开支，则用于设计、开发及制造这类2.5D芯片的整体投入成本，应可望持续下降。

　　但即使过去几年全球半导体产业持续进行整并，这样的整合趋势也无助于上述2.5D封装技术芯片开发整体成本的下降，因实际上若要整合技术及工程资源实已有不小难度，要将各业务端做整合更是困难重重。

　　因往往在大型系统业者内部，业务流程比正在开发的产品还要复杂，调整的速度往往也比技术端来得慢上许多。因此若能就这块领域进行改善，或许较有助真正改善成本支出规模与结构。