;
文章:新闻EDA技术电源技术无线通信测量仪表嵌入式类电子技术制造技术半导体网络协议展会实验家电维修 3G  
  下载:EDA教程电源技术电子书籍电子元件无线通信通信网络电路图纸嵌入式类单片机传感/控制电子教材模拟数字
.... 音视频类
消费电子机械电子行业软件C/C++FPGA/ASIC规则标准家电维修DSPIC资料ARM软件电路图电子技术论坛
 
位置:电子发烧友 > 电子技术应用 > 行业新闻 > 可编程逻辑 >在低成本FPGA中实现动态相位调整 退出登录 用户管理

在低成本FPGA中实现动态相位调整

作者:佚名  来源:不详  发布时间:2010-3-25 11:45:07  [收 藏] [评 论]

在低成本FPGA中实现动态相位调整

在FPGA中,动态相位调整(DPA)主要是实现LVDS接口接收时对时钟和数据通道的相位补偿,以达到正确接收的目的。ALTERA的高端FPGA,如STRATIX(r) 系列中自带有DPA电路,但低端的FPGA,如CYCLONE(r)系列中是没有的。本文主要阐述如何在低端FPGA中实现这个DPA的功能。

实现架构

在LVDS输入接收时,时钟和数据的相位可能是不确定的,因此我们需要将时钟的相位作出调整,使得时钟能稳定的采集到输入数据。工作的核心就是用锁相环PLL的相位调整功能,产生若干个时钟的不同相位,看哪些相位能准确的采集到输入数据,然后取窗口中间的一个时钟相位,作为正常工作时的采样时钟。比如通过PLL产生0,45,90,135,……,315度8个相移的时钟,如果0,45,90度相移的时钟能正确采样到输入,那么最后选取中间相位,即45度的时钟作为采样时钟。这样接口上具有最大的时序裕量,从而保证链路的可靠性。图1为这个设计的基本结构,通过PLL调整相位的接口,产生了时钟的不同相位来采集数据,最后选择一个最合适的相位。

CYCLONE系列的PLL的相位调整接口时序如图2所示,当用户逻辑控制phasestep, phasecounterselect与phaseupdown信号时,PLL的输出时钟C0就改变一次相位。在QII生成PLL时,用户必须选上create optional inputs for dynamic phase reconfigure,否则缺省是不会有这些管脚的,如图3所示。另外必须在output clock tab中写入phase shift step resolution的值,这样才能确定每次相位调整的步长。

应用实例

本例中的参考设计采用CYCLONE3器件,与ADI公司的ADS5277接口,已经在硬件上测试过,证明是有效的。ADS5277是一款8通道高速ADC芯片,主要用于超声设备以及测试设备中。图4是该参考设计电路框图。

ADS5277送到FPGA的是一个192MHz的时钟,8路LVDS数据,速率是384Mbps。上电复位后ADS5277发送的数据是‘0101010101……’,FPGA启动DPA电路,准确确定时钟相位后再通过控制信号,使得ADS5277发送‘000000111111……’这样的PATTERN,FPGA可以确定字的边界,这一步成功以后,FPGA就可以通过控制信号让ADS5277发送正常工作时的数据,因为经过了时钟相位调整这一过程,以后的数据采样是非常稳定的,不会受到温度电压变化来的影响。

当然这个设计可以和所有LVDS发送芯片接口,并不只限于ADS5277。甚至可以应用于ALTERA高端FPGA中,比如STRATIX4的带有DPA专用电路的管脚只分布在左右BANK,而用到这个设计的话,上下BANK的IO也能使用。DPA设计所消耗的逻辑资源是非常小的,选用器件为3C16F256C8, 如表1所示。

图1、在FPGA中实现DPA设计架构。
图1、在FPGA中实现DPA设计架构。

图2、PLL的相位调整接口时序。
图2、PLL的相位调整接口时序。


图3、

图4、参考设计电路框图。
图4、参考设计电路框图。


表1、资源消耗

林斌

蔡海宁

Altera公司

相关技术应用阅读 相关技术资料下载
∷相关文章评论∷    (评论内容只代表网友观点,与本站立场无关!) [更多评论...]
 
 

 

 
关于本站- 意见反馈 - 网站导航 - 帮助 - 隐私政策 - 联系我们 - 使用条款 - 安全承诺 - 友情连接 - 欢迎投稿
站长QQ:39550527 Powered by: 飓风网络(电路图
Copyright 2006-2008 Elecfans.Com.电子发烧友: 粤ICP备07065979号All Rights Reserved