可配置振荡器,可配置振荡器结构原理是什么?

可配置振荡器,可配置振荡器结构原理是什么?

可配置振荡器既具备可编程振荡器交付时间短的优势，又避免了其噪声高的缺陷，其内部结构如图2所示。可配置振荡器使用了能对最终产品的噪声有更强控制功能的构造块（Building-block），而没有采用通用（one-part-fits-all）的结构。

和可编程振荡器类似，可配置振荡器内部也包含常规的晶体振荡器。但是，与可编程振荡器使用整数PLL不同，它根据最终所需频率所在的频带，选用几个分数-N PLL中的一个。由于分数-N PLL并不是将参考频率分频，从而避免了20logN规则带来的问题。

然而，分数-N PLL的无规律因数会产生尖峰噪声。为补偿这一噪声，加入了一个4阶Δ-Σ调节（DSM）块，通过将尖峰分布到不同的点来降低其总幅值。

DSM块产生了振荡器噪声的镜像，从而有效的消除了这一噪声。噪声消除（Noise-canceling）耳机就是这一原理在日常生活中应用的例子。

可配置振荡器结构中的最后一环是根据应用的需求从三种输出缓冲中选择一种，其中HCMOS（方波）是最普遍的，适合于大多数应用；LVPECL（低电压正发射极耦合逻辑）和LVDS（低电压差动信号）输出主要用于高频（高于100MHz），例如，4Gb和10Gb光纤通道、10Gb以太网和其他光通信。

通过使用这种模块化的方法，设计师就能够根据应用所需的频率和输出类型以及噪声要求来选择晶体、分数-N PLL、DSM和输出缓冲，配置出最终的振荡器。这样组合而成的可配置振荡器可作为1～250MHz的HCMOS振荡器、1MHz～1.2GHz的LVPECL振荡器，或1MHz～1.2GHz的LVDS振荡器。

不论是以上哪种情况，振荡器都能工作在客户定制的频率，并具有可编程振荡器的快速交付时间和常规振荡器低噪声的特性。ASIC在各种可配置振荡器模块中的应用使产品更加精确，并具有高成本效益。另外，由于使用常规频率，振荡器电路的裸片尺寸小，可配置振荡器能够以比常规振荡器更低的价格达到理想的性能。

物理属性和性能特征的平衡使得可配置振荡器成为小批量应用中高成本效益的理想选择。这种可配置的设计同样也缓解了低噪声要求和快速交付需求之间的矛盾。然而，很重要的一点是，高效和经济性使可配置振荡器成为比常规振荡器更快、更经济高效的解决方案，甚至是在大批量低成本的应用中，但这些结论都是在不考虑低噪声性能的前提下得出的。