三维多芯片组件的定义及其应用

三维多芯片组件的定义及其应用

一、前言

---- 三维多芯片组件（简称3D-MCM）是在二维多芯片组件（即2D-MCM,通常指的MCM均系二维）技术基础上发展起来的高级多芯片组件技术。二者的区别在于：3D-MCM是通过采用三维（x, y, z方向）结构形式对IC芯片进行立体结构的三维集成技术,而2D-MCM则是在二维(x, y方向)对IC芯片集成,即采用二维结构形式对IC芯片进行高密度组装,是IC芯片的二维集成技术。三维多芯片组件技术是现代微组装技术发展的重要方向,是微电子技术领域跨世纪的一项关键技术。由于宇航、卫星、计算机及通信等军事和民用领域对提高组装密度、减轻重量、减小体积、高性能和高可靠性等方面的迫切需求,加之3D-MCM在满足上述要求方面具有的独特优点,因此该项新技术近年来在国外得到迅速发展。

----二、3D-MCM的发展驱动力

---- ⑴ 电子系统（整机）对系统集成的迫切需求

---- 电子系统（整机）向小型化、高性能化、多功能化、高可靠和低成本发展已成为目前的主要趋势,从而对系统集成的要求也越来越迫切。实现系统集成的技术途径主要有两个：一是半导体单片集成技术,二是采用MCM技术。前者是通过晶片规模的集成技术（WSI）,将高性能数字集成电路（含存储器、微处理器、图象和信号处理器等）和模拟集成电路（含各种放大器、变换器等）集成为单片集成系统。后者是通过三维多芯片组件（3D-MCM或MCM-V）技术实现WSI的功能。 实现单片系统集成的关键在于细线和大晶片工艺技术、单片系统集成的设计和多层布线、微机械加工以及各种工艺的兼容技术。0.25 ～0.3μm的大晶片IC生产线于1998年在SAMSUNG、NEC、IBM三家公司首先诞生,这标志着单片系统集成时代的来临。美国Bell实验室利用电子束加工技术使IC线宽降至0.08μm。***也成功地开发出0.25μm技术,可使随机存储器的容量提高到256M。单片系统集成技术已有较大进展,但是由于工艺难度及成本价格等原因,该技术一直未在产品生产中得以广泛应用。据分析,可能在相当一段时间内,实现系统集成的主要技术途径仍将是3D-MCM技术。这对于半导体集成电路工业还不甚发达的我国尤其如此。

---- ⑵ 二维组装密度（组装效率）的限制

---- 现代微组装技术的发展已到了接近二维组装所能达到的理论上最大的组装密度,目前2D-MCM的组装效率最高达85%, 而采用3D-MCM可实现更高的组装密度（组装效率）。

---- 3D-MCM的组装效率则已可达200%以上。因此,为了进一步提高组装密度,实现更小的体积和更多的功能,也必须从二微组装向三维微组装发展。

----三、3D-MCM的优点

---- 3D-MCM的优点可归纳为“五个减小”、“五个增大”,即：

----(1) 进一步减小了体积,减轻了重量。3D-MCM相当于2D-MCM而言,可使系统的体积缩小10倍以上,重量减轻6倍以上。

----(2) 减小信号传输延迟时间。由于VHSI的发展和应用,使得芯片之间互连线的长度已成为影响系统（整机）信号传输延迟的关键。3D-MCM中芯片之间的互连长度比2D-MCM短得多,因此可进一步减小信号传输延迟时间。

----(3) 减小信号噪声。在数字信号系统中,主要有四种噪声来源：反射噪声、串扰噪声、同步触发噪声和电磁干扰。这些噪声与信号在互连线中传输时的上升时间相关,即与互连线长短相关,3D-MCM可通过进一步缩短互连线的长度来降低信号噪声。

----(4) 减小功耗。电子系统中互连线功耗的表达式可写为p=fCV2,其中f是信号频率,V是互连线两端的电压差,C是互连线的寄生电容。由此看出,互连线的长度越短,寄生电容越小,功耗就越低。如前所述,3D-MCM相对于2D-MCM而言可进一步缩短互连线,因此也可降低功耗。

----(5) 进一步增大组装效率。2D-MCM的组装效率目前最高可达85%,从理论上来讲,2D-MCM组装效率要达到100%是不可能的,这是2D-MCM本身的结构限制所决定的。而3D-MCM的组装效率目前已高达200% 。

----(6) 增大互连效率。所谓互连效率系指组件单位面积的互连点数。3D-MCM与2D-MCM及SMT技术单位连接点数相比较,每单位面积的连接点数比2D-MCM多1～3个数量级以上,比SMT技术多1～4个数量级以上。

----(7) 增大信号带宽。互连带宽,特别是存储器带宽往往是影响计算机和通信系统性能的重要因素。降低延迟时间和增大总线宽度是增大信号宽度的重要方法。3D-MCM正好具有实现此特性的突出优点。

----(8) 增加信号传输（处理）速度。如前所述,3D-MCM可大大减小信号传输（处理）延迟时间,从而也就大大提高了信号传输速度。

----(9) 增加功能。由于3D-MCM比2D-MCM具有更高的组装效率和电互连效率,因此可集成更多的功能,实现多功能的部件以至系统（整机）。

---- (10) 进一步提高可靠性。由于3D-MCM内部单位面积的互连点数大大增加,具有更高的集成度。使其整机（或系统）的外部连接点数和插板都大大减小,因此可靠性得到进一步提高。

----四、3D-MCM应用实例

-------- 1、大容量存储器组件

---- 采用多芯片组件技术制作高性能大容量的存储器组件是MCM技术的重要应用领域之一。高速成像系统发展的需求,进一步推动了存储器多芯片组件从二维（2D） 技术向三维（3D）技术发展。目前的成像系统,其像素已多达9×10 像素/帧,这就需要采用100帧/秒以上的数据存储。若将此数据存储转换为数据存储带宽,则需要达Gbit/s的存储容量,这已远超出了目前一般的Mbit/s的存储容量。而采用三维MCM技术实现大容量的存储器组件则不失为一个良好的解决途径。

---- 三维存储器组件多采用两种3D-MCM结构形式：一是2D-MCM叠层型3D-MCM,另一是IC芯片叠层型3D-MCM。

---- 图1示出了一种采用二维MCM硅技术实现的三维存储器MCM结构。该3D-MCM的单元结构是二维硅基MCM,其结构如图2所示。它的基本材料是用作接地平面的高导电率硅基板以及铜/聚酰亚胺多层布线材料。其中共有四层布线：电源层,X,Y信号线层以及用于芯片倒装焊和丝焊互连的顶层焊区。在两电源层之间还设置了一个集成的去耦电容器,典型值为60nf/cm2。

---- 采用该三维多芯片组件技术研制了1Gbit的大容量存储器组件,其中包括采用焊料凸点倒装芯片互连的64×16Mbit动态随机存储器（DRAM）芯片。3D-MCM的体积为13cm3(38mm×43mm×8mm),由于最高温度低于80℃,其存储容量密度高达1.2Gbit/in3。

---- 通用电气（GE）公司采用埋置芯片的高密度薄膜多层互连工艺（2D）HDI制作2D高密度组件,然后叠装互连,构成几种高大容量3D-MCM。1992年推出的SPERF3D,它包含4个2D HDI基板,每个基板上组装了20个8K×8bit 静态随机存储器（SRAM）芯片,17个去耦电容,7个锁存器和1个译码器芯片。1993年该公司又推出了3D大容量宇航存储器多芯片组件（HCSM－1）,用于航天平台系统。该3DMCM包含4个2D HDI存储器多层基板,每个基板上装有20个1M bit SRAM、12个逻辑IC芯片、5个电阻和8个电容。3DMCM的体积为2.2×2.2×0.30in3,内含80个SRAM IC芯片和160个元件。1993年该公司还推出了DRAM 3D HDI多芯片组件,内含20个DRAM,采用了三块多层布线基板叠装。这些3D MCM都通过了初步的可靠性实验,包括热冲击实验（100次,从液氮温度到125℃）、温度循环实验（300次、－65℃～150℃）以及85℃的热水浸泡22小时,组件均正常。

---- 九十年代中期,美国nchip公司用IC芯片叠层技术和薄膜多层布线还研制了IC芯片叠层型三维存储器多芯片组件,采用叠层式结构后,即可把基板面积缩小为原来的一半。该组件通过了50次液氮—常温的热冲击实验和500次－65℃～150℃的液－液热冲击实验,均未出现失效。

---- 同期日本NEC公司采用凸点倒装焊垂直互连技术研制了IC芯片叠层型16 Mbit DRAM 3D-MCM。其费用远比单片封装的16DRAM低。该工艺还可进一步扩展到64Mb和256Mb DRAM的3D- MCM制作。

----

---- ２、计算机系统

---- 计算机系统是3D-MCM进一步充分发挥优越性的应用领域。其中最典型的实例是Hughes Research Laboratory开发的3D MCM计算机系统（如图3所示）。其基板是带有聚酰亚胺／铜多层布线的AlN基板,工艺与HDI（高密度薄膜多层互连）工艺类似。

----为了进一步改善3D MCM的散热性、提高可靠性,Honeywell公司采用AlN多层基技术研制了宇宙飞船计算机用三维处理器组件和存储器多芯片组件。该三维结构的上部组件是两个双面组装的存储器组件,每面内含8个8K×8SRAM,一个线性驱动器IC以及一个备用的SRAM,构成64K×8存储器。若选用32K×8 SRAM 芯片进行组装,则基板每面的存储量可达256K×8。3D-MCM的下部是一个单面组装的处理组件,内含5片1750A芯片。 1994年美国Texas Instrument公司采用二维MCM-D技术和倒装焊垂直互连技术,研制生产了Aladdin并行处理器3D-MCM,再将5个相同单元的3D-MCM并行处理器（最多可达10个）进行叠装,构成整个微型化的并行处理器,其运算速度为400MIPS和1600MFLOPS,重量仅1.55公斤,体积786cm3（直径11.4cm,高7.7cm）。它和克雷（Cray）X-MP型机相比,单位体积的MIPS（百万条指令／秒）和MFLOPS（百万次浮点运算／秒）分别是X-MP的35,100和10,800倍。为了实现这个技术突破,Texas公司综合了亚微米BiCMOS常规集成电路设计,高级商用RISC微处理器,高密度的silicon-on-silicon多芯片封装工艺,弹性互连体和3-D存储器封装这些技术成就。

---- 1995年德国西门子公司采用薄膜多层布线和凸点倒装焊技术也研制出RISC处理器／高速缓冲存储器系统3D-MCM。使其系统性能比二维MCM-D提高22%,体积减小94%。

----五、结论

----1、 3D-MCM是为适应军事宇航、卫星、计算机、通信的迫切需求而近年来在国外得到迅速发展的高新技术,是实现系统集成的重要技术途径;

----2、 3D-MCM是在减轻整机体积、重量、提高组装密度、提高性能、提高可靠性等方面有许多优点;

----3、“九五”期间,我国在2D-MCM的研究方面取得了较大进展,突破了其中若干主要关键技术。“十五”期间,除了加强2D-MCM的实用化技术研究外,还需跟踪国际微组装技术发展,进一步开展3D-MCM的研究,以适应系统（整机）对系统集成的需求,尤其对于半导体单片集成电路技术不是很发达的我国,加速3D-MCM的研究和应用,以弥补其不足,具有更重要的现实意义和战略意义。

通常所说的多芯片组件都是指二维的(2D-MCM)，它的所有元器件都布置在一个平面上，不过它的基板内互连线的布置已是三维。随着微电子技术的进一步发展，芯片的集成度大幅度提高，对封装的要求也更加严格，2D-MCM的缺点也逐渐暴露出来。目前，2D-MCM组装效率最高可达85％，已接近二维组装所能达到的最大理论极限，这已成为混合集成电路持续发展的障碍。为了改变这种状况，三维的多芯生组件(3D-MCM)就应运而生了，其最高组装密度可达200％。3D-MCM是指元器件除了在x-y平面上展开以外，还在垂直方向(z方向)上排列，与2D-MCM相比，3D-MCM具有以下的优越性：

①进一步减小了体积，减轻了重量。相对于2D-MCM而言，3D-MCM可使系统的体积缩小10倍以上，重量减轻6倍以上。

②3D-MCM中芯片之间的互连长度比2D-MCM短得多，因此可进一步减小信号传输延迟时间和信号噪声，降低了功耗，信号传输(处理)速度增加。

③由于3D-MCM的组装效率目前己高达200％，进一步增大了组装效率和互连效率，因此可集成更多的功能，实现多功能的部件以至系统(整机)。

④互连带宽，特别是存储器带宽往往是影响计算机和通信系统性能的重要因素。降低延迟时间和增大总线宽度是增大信号宽度的重要方法。3D-MCM正好具有实现此特性的突出优点。

⑤由于3D—MCM内部单位面积的互连点数大大增加，具有更高的集成度，使其整机(或系统)的外部连接点数和插板大大减小，因此可靠性得到进一步提高。

3D-MCM虽然具有以上所述的优点，但仍然有一些困难需要克服。和2D-MCM相比，3D-MCM的封装密度增加了，必然导致单位基板面积上的发热量增大，因此散热是关键问题，一般采用以下方法：采用低热阻材料，如金刚石或化学气相淀积(CVD)金刚石薄膜；采用水冷或强制空冷；采用导热粘胶或散热通孔将热量尽快散发出去。另外，作为一项新技术，3D-MCM还需进一步完善，需更新设备，开发新的软件，还要承担一定的风险。