Intel 32位处理器 ,Intel 32位处理器结构原理

目录
1 CPU的基本结构
2 寄存器
3 逻辑地址、线性地址和物理地址
4 指令流水线操作
 

CPU的基本结构
80486CPU内部由8大部件组成：总线接口部件、高速缓存部件、代码预取部件、指令译码部件、浮点数部件、执行部件、段部件、分页部件。下图为80486CPU 的内部基本结构图，它反映了CPU内部的基本逻辑部件、部件之间的基本联系，各部件的主要功能，数据在CPU 中的主要流动方向。

CPU外部引脚分为数据总线引脚、地址总线引脚及控制总线引脚。32位CPU都采用栅格阵列插针或封装，在微机主板上有相应的插座安装。

80486CPU有三种工作方式：实地址方式、保护方式和虚拟8086方式。Pentium微处理器除了上述3种工作方式外，增加了一种系统管理方式（SMM）。

寄存器
寄存器是CPU内部用来放置数据或地址的存储单元。在CPU的各个部件中，都有一些寄存器。有些寄存器是编程不可见的，有些是编程可见的。对于编程可见的寄存器，根据功能可分为9组，分别是通用寄存器、指令指针寄存器、标志寄存器、段寄存器、系统地址寄存器、调试寄存器、测试寄存器、控制寄存器及浮点寄存器。

逻辑地址、线性地址和物理地址
一般来说，用户使用的是逻辑地址，由内存管理软件和相关硬件将逻辑地址变为物理地址。在16位模式下，逻辑地址由16位的段基址和16位的偏移地址组成，物理地址20位。其关系为：物理地址＝段基址×10H＋偏移地址。在32位模式下，地址转换比较复杂，逻辑地址是一个16位的段选择符和一个32位的偏移地址。段部件根据段选择符获得相应的段描述符，取出32位的段基址再加上32位偏移地址得到32位的线性地址。然后再由段部件传送给分页部件，由其转换为32位的物理地址。若分页部件被禁止，那么计算出的线性地址就是物理地址。

指令流水线操作
32位CPU的一个重要的特点就是采用了指令流水线技术。这一技术大大加快了指令执行速度，加大了信息流量。这是一种同时进行若干操作的并行处理方式。在流水线结构中，每条指令分成若干步骤来执行，每个子过程各在一个专门的硬件站点上执行，这样完成一条指令的全部操作须顺序地经过流水线中多个站点的处理才能完成。但前后连续的几个操作可以依次流入流水线中，在各个站点间重叠执行，以此来实现并行操作。

在80486CPU中设有8KB的内部高速缓存器、32字节的预取指令队列、指令译码器、控制器及执行部件，这就从硬件上支持了指令流水线操作。80486使用5个步骤的流水线技术，即指令预取PF、译码D1、译码D2、执行EX和结果写回WB。其过程如图所示。