时序逻辑电路实例解析

时序逻辑电路实例解析

一、触发器
1、电位触发方式触发器

功能表

控制信号: E

数据信号: D
Q0 表示上一次的状态

2、边沿触发方式触发器 功 能 表

CP: 时钟脉冲
D: 数据信号

3.主-从触发方式触发器
主从R-S触发器

功能表:

R D	S D	CP	S	R		Q	Q
0	1	╳	╳	╳	0	1
1	0	╳	╳	╳	1	0
0	0	╳	╳	╳	不 定
1	1		0	0	不 定
1	1		1	0	1	0
1	1		0	1	0	1
1	1		1	1	不 定

CP:控制时钟
特点：由两个R-S型电位触发器级联而成。CP高电位时主触发器接收数据，从触发器保持原态；CP低电位时从触发器接收主触发器的数据，主触发器保持原态。


功能表:

CP:控制时钟
特点：CP高电位时主触发器接收数据，在CP负跳变来到时从触发器接收主触发器的数据。
主从J-K触发器的功能：
1.当J=0,K=1时，不论Q、Q原来是什么状态，CP上升沿到来时使主触发器置0，待CP下降沿到来时使Q=0，Q=1。
2.当J=1,K=0时，不论Q、Q原来是什么状态，CP上升沿到来时使主触发器置1，待CP下降沿到来时使Q=1，Q=0。
3.当J=0,K=0时，主、从触发器状态不变。
4.当J=1,K=1时，触发器状态翻转。
主从J-K触发器存在的问题：
在CP=1时，J、K端数据若发生变化，就有可能触发器输出不正确的情况。
例如：原Q=0, Q =1,CP=1时J从0 ---> 1 ---> 0，K从1 ---> 0 ---> 1,主触发器Q′从0 ---> 1，
Q′ 从1 ---> 0，并保持1与0状态，在CP负跳变沿
到来时从触发器接受主触发器的1、0状态而不是正确的J=0、K=1的数据端状态。因
此，在CP=1期间， J、K
端数据不宜发生变化且CP应以窄正脉冲，宽负脉冲为宜。
二、寄存器和移位寄存器
1、寄存器： 是由若干触发器和控制门组成的逻辑电路，其功能是暂存数据或指令。
如下图，由4个正沿触发的D触发器组成的4D寄存器。

功能：
RD=0时各触发器均置0
RD=1时CP正跳变沿到来各触发器Q=D

4D寄存器
2、移位寄存器
（1）右移寄存器

串行输入的移位寄存器
特点：寄存器由4位正沿D触发器组成,寄存器中低位触发器的输出作为高位的输入,
每来一个CP寄存器中的数右移一位
（2）双向并具有左移、右移、并行输入及保持功能的寄存器
主要由下列四通道选一数据选择器根据S0S1的控制来决定。

（3）分频器
S0S1=00时并行接受数据

S0S1=01时进行右移操作

（4）移位器的其它应用
循环码计数器：将移位寄存器最高位输出的反码送到最低位串行输入端

4位循环码计数器

波 形 图

这实际上是一个8除法器

环形计数器：将移位寄存器最高位输出送到最低位串行输入端，特点是计
数器的输出中只有一个“0”，其余均为“1”。
计数顺序

4位环形计数器的连接图

3、计数器
(1)计数器的分类
同步计数器：各触发器的时钟信号是由同一脉冲来提供，因此
是同时翻转，计数速度较快。
按时钟作用方式分
异步计数器：高位触发器的时钟信号是由低一位触发器的输出
来提供，高位触发器的翻转有待低位触发器翻转后才能进行，
计数速度较慢。

二进制计数器
按计数进位分

十进制计数器
（2）同步十进制集成化计数器
组成：由4个主从J－K触发器及相应的控制电路组成。（见P30图1.39）
特点：可清零、计数、保持，还可以预置数
控制信号：L=1时，执行同步计数； L=0时，执行预置数。P=0,T=L=1时，保持触发器的状态。
四、时序逻辑电路的开关特性
1.触发器的开关特性：
边沿触发器的传输延迟
T PLHCP--> Q : CP到触发器 Q 端输出0-->1时的传输延迟
T PLHCP-->Q ： CP到触发器Q端输出0-->1时的传输延迟
T PHLCP--> Q : CP到触发器 Q 端输出1-->0时的传输延迟
T PHLCP-->Q : CP到触发器Q端输出1-->0时的传输延迟
电位触发器的传输延迟
T PLHE-->Q, Q : 约定电平E到触发器输出0-->1时的传输延迟
T PHLE-->Q, Q : 约定电平E到触发器输出1-->0时的传输延迟
数据建立时间Tsu
Tsu:对于边沿触发器或主从触发器，就是数据比时钟要早到的最小提前时间；对于电位触发器，就是数据在约定电平E撤除前建立的最小提前时间。
数据保持时间Th
Th:对于边沿触发器或主从触发器，就是数据在约定时钟跳变来到后数据还要保持的最小时间；对于电位触发器，就是数据在约定电平E撤除后保持的最小时间。
直接置0脉冲宽度 tw R D

直接置1脉冲宽度 tw S D

时钟脉冲的最小宽度 tw CP及最高时钟工作频率 t maxCP

对于正沿D触发器，CP的负脉冲宽度应大于数据建立时间tsu，因为在CP=0期间数据信号置触发器，而正脉冲宽度则应大于CP到输出的传输延迟。
对于主从结构触发器， CP的正脉冲宽度应大于tsu，，而CP的负脉冲宽度应大于CP到输出的传输延迟。