【计算机组成原理】最后的35分

通过对组成原理的学习，给我的第一个感受就是概念太多，文中随便拿出一段话就可以当考题，这两天经过我对2001到2003年试卷的分析，感觉每年的内容都差不多，尤其是最后的35分。下面我就对最后的35进行一下总结，希望对大家的复习有一些帮助。

一、计算题（10分）
这三年，考了2次补码一位乘法和1次原码一位乘法。基本上没什么新鲜的，跟书上一样。大家一定要把书上画表格一步一步的计算方法记下来，考试的时候要求写出每一步的具体过程。这里要求大家的补码换算要清楚。运算的方法一定要明白，不用我多说了吧！看看书，不会得赶紧问。

二、单总线处理器结构的指令流程图（10分）
图我就不画了，书上第98页有。下面我讲几个例题，让大家了解一下。
要求：单总线的CPU结构中实现下列命令。

例1、ADD R1,R2 (注：此为寄存器寻址方式)
PC->MAR，读
PC+1->PC
DBUS->MDR->IR
R2->Y
R1+Y->Z
Z->R1

例2、ADD (R1),R2 (注：考题，此为寄存器间接寻址方式)
PC->MAR，读
PC+1->PC
DBUS->MDR->IR
R1->MAR，读
DBUS->MDR
MDR->Y
R2+Y->Z
Z->MDR，写

例3、ADD R1,(mem) （注：此为存储器间接寻址方式）
PC->MAR，读
PC+1->PC
DBUS->MDR->IR
IR(mem)->MAR，读
DBUS->MDR
MDR->Y
R1+Y->Z
Z->R1

通过这几道题大家可能对这种考题有了基本的了解，还有就是大家一定要对那些寻址方式要清楚，如果出一个寄存器相对寻址，你根本不清楚那就完了，写完前几步就结束了，但是考的可能性不大。

还有一个：
例4、试拟出无条件转移指令JMP (A)的读取和执行流程。指令中R1表示源寻址为寄存器寻址，(A)表示目的寻址为存储器间接寻址。
PC->MAR，读
PC+1->PC
DBUS->MDR->IR
IR(A存储器地址)->MAR，读
DBUS->MDR
MDR->MAR，读
DBUS->MDR
MDR->PC

三、存储器设计题（15分）
对于存储器设计题的一般形势是给你一个基本的存储芯片，然后让你在它的基础上设计一个存储器。
这三年的考题基本上都涉及到字扩展和位扩展。对于字扩展和位扩展大家都清楚么？先让我来说说吧！字扩展就是数据位数不够需要将2个或者2个以上的存储芯片并行使用而提高位数，也就提高数据线的条数。字扩展呢就是存储容量不够需要串联n个芯片来扩大容量，容量扩大了那么地址线的条数就要多了。

光说不练假把式，好了还是让我们一起分析一道题吧！

例、用16K×8位/片的存储芯片构成一个64K×16的存储器，地址线A15--A0（低），双向数据线D15--D0（低），WE非控制读写，CS非为片选输入端。画出芯片级逻辑图，注明各种信号线，列出片选逻辑式。

分析：首先给定的存储芯片是16K×4位的，从这里能看出容量16K，数据线8条。要就设计成64K×16的存储器，存储器的数据线是16条，所以需要2块存储芯片并联才成（位扩展）。容量64K所以需要4片串联达到要求（字扩展），总共需要多少芯片呢？4*2=8片芯片。下面让我们来画图：