基于固态存储技术的DRFM设计

　　随着雷达技术的快速发展，尤其是现代雷达采用了脉冲压缩、相位编码等复杂的调制技术，使得传统的电子欺骗干扰很难奏效。DRFM技术是现代电子战中的前沿技术之一，它能精确复制对方的雷达信号，并采用欺骗、遮盖复合的调制方式在时间、空间、频率以及调制方式等多维信息域内对雷达实施最佳干扰而不受速度和距离的影响。因此，DRFM技术已成为电子战中研究的热点。

　　PXIE架构本身就是在CPCI基础上衍生出来的，适用于仪器测试环境的架构。该架构在系统供电、抗震、信号形式等一系列方面都拥有全面和优越的保护措施，从而从整体上保证了系统的稳定性。

　　1 DRFM基本原理

　　数字射频存储器是一种能够存储射频信号，并对其做延迟等相关处理，并且在处理后能精确输出的存储设备。系统原理框图如图1所示。系统可分为本振电路、上、下变频电路、中频信号采集电路、存储电路、中频信号还原电路及处理和协调控制电路等。输入射频信号经下变频后被中频采集卡采样，采样信号被送往高速存储模块进行存储，处理器按照设定的处理方式对信号进行相关处理后，经中频还原卡将信号还原，再经上变频模块还原射频信号。还原出来的信号经放大便可发射出去实施电子干扰和欺骗等。

　　2 DRFM方案设计

　　按照PXIE的模块化设计原则，DRFM主要包括上、下变频模块、中频采集模块、中频还原模块和固态存储模块。上、下变频模块将输入的射频信号下变频至中频信号以及将输出的信号上变频至射频信号;中频采集模块完成中频信号的采集和传输;固态存储模块在控制电路的作用下实现信号的高速存取;中频还原模块将处理后的数字信号还原成模拟信号。在DRFM中中频采集模块、中频还原模块和固态存储模块是系统的关键，下面分别介绍。

　　2.1 中频采集模块设计

　　中频信号采集模块主要是完成中频信号的模/数转换，并将转换后的数据通过FPGA处理后传输给存储模块。主要由前端调理电路、6片高速ADC、时钟分配电路、FPGA、电源五部分组成，前端信号调理电路主要是完成信号的放大或者是衰减，以匹配A/D的输入要求，高速ADC完成模数转换，FPGA负责接受A/D的数据和传输以及整块板卡的控制。其构成框图如图2所示。

　　该设计的高速ADC采用TI公司的高速ADC即ADS6149。ADS6149是一款高性能的14位，250 Mb/s采样率模/数转换器，它提供出色的高模拟带宽和低输入抖动，在高频信号输入时，ADC提供极高的SNR和SFDR指标，其内部包括可编程增益设置，可以用于提高小信号输入时的SFDR性能。时钟对于高速ADC系统而言尤其关键，这是因为时钟信号的时序准确性可以直接影响ADC的动态特性。该设计选用ICS834061，它是一款集成高频时钟发生器，在单芯片中集成整个锁相环系统和时钟扇出系统，外围器件只要1个晶振，具有2路LVPECL时钟扇出，输出频率范围20～500 MHz可调，时钟抖动最大只有6 ps，能满足该设计的要求。