设计程序 - 处理器外接SDRAM的控制技术介绍

　　了解了SDRAM规格与内存控制器的缓存器功能之后，接着就要设计SDRAM的初始化程序，其一般设计程序概述如下：

　　1. 设定刷新定时器(refresh timer)的预分频(prescaler)参数：它决定刷新定时器的输入频率(input clock)。总线频率除以此参数(或者还要再加上一个正整数值)就等于刷新定时器。

　　2. 设定刷新定时器的计时时间的长度(或刷新速率)：亦即，设定刷新SDRAM暂存内容的时间间隔。当此计时时间终了时，内存控制器会自动发出刷新请求。例如：若已知系统频率和最大可允许的刷新时间，就可以经由预分频参数、系统频率、最大可允许的刷新时间，求出适当的刷新时间间隔(不能大于最大可允许的刷新时间)。请参考上节的REFRESH RATE定义。

　　3. 设定基准地址(base address)：大多数的SoC都是采用多任务式总线(multiplexed bus)架构，使不同种类的内存、不同的数据端口大小(port size)能够共享使用相同的总线，此时，内存控制器必须根据此基准地址，来和目前所要存取的地址做比较，之后，内存控制器才能知道目前要和哪一种内存——具有某种特定的属性——进行存取作业。这些特定的属性包括：内存的作业模式或类型、数据端口大小、防止写入、使用外部的内存控制器、局部区域的独立运算(atomic opration)、支持数据管线作业(data pipelining;可以增加一个执行周期，以省略掉数据建立所需的额外时间)、数据是正确的。

　　4. 设定存取模式：这包含，设定SDRAM的大小、单一SDRAM的内部记忆排的数量、行起始地址的位(row start address bit)、行地址线的数目(row address lines)、分页模式(当总线闲置时，分页是关闭的;亦或一直保持开启，直到发生分页失误或执行刷新作业)、取消内部记忆排交错(bank interleaving)。

　　5. 设定作业模式：这包含，选择多任务寻址的方式(记忆排交错或分页交错)、启动刷新作业、存取SDRAM时执行何种作业、选择多任务寻址的脚位与记忆排的多任务地址线、决定A10脚位、设定SDRAM的各种时间参数(请参考上节介绍与SDRAM规格书)、突量数据(burst)的长度、开启外部多任务寻址、延长SDRAM的控制(命令)时间。

　　6. 按照不同内存控制器的要求，执行SDRAM的初始化程序(下列仅是范例)：

　　● 对所有记忆排，执行PRECHARGE命令1次。

　　● 执行CBR REFRESH命令8次。

　　● 执行MODE REGISTER WRITE命令1次。

　　● 启动刷新服务，让SDRAM进入正常作业状态中。

　　转译备份缓冲器

　　“转译备份缓冲器(Translation Lookaside Buffer;TLB)”保存着最近才被使用的“分页表项目(page table entry;PTE)”。PTE是一种数据结构，包含着可以将“有效地址”转译成“实体地址”的信息。PTE是以分页为一个储存单位，一个分页是4 KBytes。通常，32-bit处理器的一个PTE含有8 Bytes的信息，而64-bit处理器的一个PTE含有16 Bytes的信息。

　　通常，TLB是位于“内存管理单元(MMU)”内部，而且又可区分为：指令MMU内的“指令TLB(ITLB)”、数据MMU内的“数据TLB(DTLB)”。它们和外部内存的关系很密切，所以，在完成SDRAM的初始化作业之后，通常会令全部的PTE无效，并关闭指令缓冲器(I Cache)和数据缓冲器(D Cache)，以清除所有残留的数据。

　　结 语

　　内存的控制方式在系统开机时就被决定了。因此，如果要对SDRAM进行硬件线路的除错验证，都必须在开机程序(boot code)中进行。若不了解SDRAM的规格和SoC处理器的内存控制方式，这个除错工作将会变得很困难。