长鑫存储亮相闪存技术峰会 引领中国DRAM技术突破

　　在今日举办的中国闪存技术峰会（CFMS）上，长鑫存储副总裁、未来技术评估实验室负责人平尔萱博士做了题为《DRAM技术趋势与行业应用》的演讲，披露了DRAM技术发展现状和未来趋势。

　　作为中国DRAM产业的领导者，长鑫存储正在加速从DRAM的技术追赶者向技术引领者转变，用自主研发的DRAM技术和专利，引领中国实现DRAM零的突破。

　　

　　DRAM技术的发展现状

　　平尔萱博士在会上表示，我们现在所处的数据社会是在IC的支撑下建立起来的，其中冯诺依曼架构则是这些数据计算的基础。这个架构的一个特点是数据存储在存储器DRAM中，CPU以一定的规则获取存储器中的数据，并进行运算，然后将结果通过外围设备，比如显示器呈现出来。

　　“随着数据量的增加，处理数据的能力要加强，因此需要强大的CPU，同时存储器的数据容量也要增强，并且读写速度也要增加。因此近来对DRAM的要求也必须持续提高。DRAM的前景是十分看好”，平尔萱博士强调。IBS首席执行官 Handel Jones日前在上海出席一场技术论坛时也表示，DRAM将于2020年迎来复苏，增长9.87%，这也从侧面印证了平博士的观点。

　　平博士在会上介绍道，所谓DRAM，是基于电容存储电荷为原理的紧密铺排的阵列。这个阵列通过一系列外围电路管理从而读写里面存储的数据。自上世纪60年代发明以来，DRAM容量和尺寸获得了飞速的发展。与过往相比，今天，一个面积小于指甲盖的DRAM里可容纳80亿存储单元，按照8个存储单元存储一个字母，那就意味着一个芯片可能存8亿个字母。并且这些数据可以以6Gb/sec 的速度，在几秒内完成读写。而在这些改变背后，是DRAM技术多次“进化”的结果。

　　从平博士的介绍我们得知，DRAM技术在发明之后的几十年里，经历了从早期简单的平面结构，变化成为了向空间争取表面积的沟槽式电容及堆叠式电容的架构。这主要与容量的提升需求和制造方法的局限性有关。

　　平博士解释道，早期的DRAM芯片，由于线宽比较大，因此有足够的平面面积可制造出足够的电容值。然而随着线宽的减少，表面积逐渐减少，过往的技术不能满足所需电容值，因此DRAM开始走向空间结构，争取更多的表面积，演变出向上和向下两种技术发展路线，并且共存了接近三十年。而最终以堆叠式架构胜出。

　　“造成这个结局的一个重要原因是沟槽式架构面临几个技术难点：其一是沟槽式只限于单面表面积，堆叠式可用双面表面积，沟槽式架构很快就达到了刻蚀深宽比极限;其二是高介质材料的应用受到沟槽式中高温制程的限制。传统材料SiO ，Al2O3可以在高温下有低漏电的特性，因此比较适合沟槽式架构，但像HfO，ZrO这些高介解常数材料漏电在高于600℃的温度下增加许多，不能用于沟槽式架构中需高温处理的三极管制造中。”

　　平博士还提到，在DRAM技术的演进过程中，曾经的DRAM巨头奇梦达提出的埋入式电栅三极管概念也给整个产业带来巨大的贡献。他表示，这个技术同样是利用空间，将三极管的性能提升，这种提升随着线宽的减少越来越被需要。而近代DRAM产品都沿用这个概念。

　　“回看堆叠式架构的发展历史以及展望将来的发展趋势就可以发现，现在DRAM沿用密集排布电容及埋入式字线三极管，乃至今后3-5代DRAM”，平博士说。

　　DRAM未来的发展探索

　　在谈到DRAM技术未来的发展时，平博士首先强调，DRAM是有它的极限的。我们通过改进，可以将极限推迟。如导入EUV及HKMG三极管以缩小线宽及加强外围电路性能，就是DRAM产业的一个选择，这在未来几年将可以维持DRAM技术发展，满足大数据时代的需求。

　　首先在EUV方面，平博士指出，EUV是继193纳米 Immersion Scanner后又一个光刻机革命。它可满足工艺精准度在持续微缩中不断增加的要求。而DRAM又是一个十分密集堆叠的设计，且对信号要求十分严格，任何小的偏离都会对信号造成损失。那就意味着EUV技术的出现对DRAM技术的延展有很大的作用：如将线宽进一步减少以增加存储密度。

　　“EUV主要是针对阵列。但外围线路的增强及微缩也是近来DRAM技术发展的另一个机会”，平博士补充说。

　　他表示，在DRAM几乎一半的外围线路中，有一半是逻辑线路用的。在过往，这部分的CMOS一直都是用传统的SiON/Poly Si Gate堆栈的。但这个堆栈在32/28纳米阶段碰到了瓶颈：一方面是SiON厚度已到极限，不能再薄了;另一方面，Poly Si作为半导体材料，导电率也不足了，出现了严重的元器件性能不足。如在高端的图显DDR中，芯片性能速度明显不足，这就需要引进更先进的HKMG CMOS提供更好性能。随着DDR5的到来，HKMG CMOS的使用会越来越现实。

　　“由于DRAM制程中有电容这一段，因此HGMG制程的选择需与电容制程匹配。所谓的Gate First制程就可被选择为DRAM逻辑线路CMOS制程”，平博士说。他进一步表示，通过引入HKMG，不但可以推动存储密度进一步提高，接口速度也同步获得了提升。

　　“为了继续发展DRAM技术，我们还需要在新材料、新架构上进行更多探索，并与相关企业进行合作”，平博士说。他最后指出，回顾过去几十年的DRAM发展，证明IDM是发展DRAM的必然选择，而这正是长鑫存储从一开始建立就坚持的。

　　从平博士的介绍中我们可以看到，基于授权所得的奇梦达相关技术和从全球招揽的极具丰富经验的人才，长鑫存储借助先进的机台已经把原本奇梦达的46纳米 DRAM平稳推进到了10纳米级别。公司目前也已然开始了在EUV、HKMG和GAA等目前还没有在DRAM上实现的新技术探索。

　　正如前面所述，这些技术将会给DRAM带来一个巨大的提升。这也会让长鑫存储有机会从一个技术追随者转变为一个技术并驾齐驱、甚至全球领先的中国DRAM玩家。