, I have this basic doubt that why at all HDL coder is there in Matlab when we have system generator
2018-12-18 10:40:58
你好： 我是一个购买的帐户，所以我的许可证应该允许访问所有内容。但是当我使用System Generator for DSP时，系统说我的SysGen签出许可证失败了。有人知道怎么解决吗？谢谢
2019-01-28 07:16:36
错误：System Generator for DSP（SysGen）的许可证签出失败。无法联系Xilinx许可证管理器。请检查以下内容：（1）XILINX环境变量指向有效的ISE安装（2
2018-12-29 10:35:12
FPGA中的数字控制器是什么？System Generator中的PID控制器是如何设计的？
2021-04-08 06:51:46
大家好，这是我第一次使用System Generator工具，如果有人能够解决一个不让我继续参与我的硬件协同仿真项目的问题，我想。我正在使用Matlab R2013b，Xilinx ISE 14.7
2020-03-23 06:53:11
根据我的理解，System Generator是MatLab到RTL的转换，因此不包括Vivado的优化过程。问题1--是真的。确实，Vivado中的优化将大大改变系统描述，而系统描述不会向后兼容
2019-04-25 12:47:45
HI，我正在使用System Generator 2014.4 30天评估包，Matalb 2014B。简单地说我想使用FIR编译器，当我尝试编辑它的参数时，我得到了两个错误： - 1.“来自MEX
2020-03-24 09:01:59
/fpga-design/simulink-with-xilinx-system-generator-for-dsp.htmlhttp://www.mathworks.cn/searchresults/?c%5B%5D
2013-10-05 11:59:34
USE和System Generator何时才能胜任64位Windows 7？以上来自于谷歌翻译以下为原文When will ISE and System Generator be qualified for 64 bit Windows 7?
2018-11-26 15:05:56
最近在搞system generator仿真，发现getway in这个模块参数设置变化导致MATLAB闪退问题，贴图如下其中getway in 这个模块数据类型换成定点有符号或者无符号数都不得行，换成布尔值又会出现错误，不知为何啊！求教。
2018-01-05 21:43:53
翻译成verilog，在FPGA里面实现，即system generator。altera有没有类似的接口，与matlab可以互连，直接在matlab里设计我所需要的算法，在翻译成verilog？
2015-01-14 14:20:50
big.LITTLE和GPU相结合实现性能和功耗的最佳匹配
2021-02-02 07:00:45
. But when it comes on selecting Matlab version for System generator 10.1 it displays both versions
2019-05-27 06:30:15
各位好，最近在使用system generator 搭建一个ifft设计模块，使用ise调用，但是在下载到板子后，示波器输出波形去在没有输入的情况下仍然有波形，确定不是噪声，波形还是很规律，求解释呀！
2016-07-13 13:21:30
使用system generator导入xilinx模块时，只要连线两个模块，matlab就崩溃，有知道原因的大佬吗？
2018-01-19 17:54:57
随着集成电路的规模和复杂度不断增大，验证的作用越来越重要。要在较短的时间内保证芯片最终能正常工作，需要将各种验证方法相结合，全面充分地验证整个系统。FF-DX是一款高性能定点DSP，为了在提升芯片
2011-12-07 17:40:14
.Vivado 2016.4与Spartan-6不兼容。据Xilinx称，Vivado不支持任何早于7系列的设备系列。）根据以下说明，Xilinx System Generator可以嵌套在ISE Design
2018-12-27 10:55:34
大家好，我正在使用具有Virtex-4 FX100的定制板。在内部，有一个基于VHDL的框架，它将定制板上的不同部分与“DSP内核”连接，后者是在System Generator下开发的。在这
2019-01-15 10:39:11
在system generator中，我把（-128~127），变为（-1~1），但是下载到硬件中，使用chipscope抓取到的数据确实（-128~127），请问是怎么回事
2016-08-10 15:32:38
有做System Generator处理图像的吗？遇到一些问题，一起商量下
2020-09-28 19:04:58
generated by system generator, which one is moreefficency? Regards Ryan
2019-02-20 10:25:40
嗨，我正在尝试学习如何使用System Generator来创建自己的IP核。首先，我在DocNav中找到了一个ug948-vivado-sysgen-tutorial文档。我在哪里可以找到本文档中描述的示例？我在安装目录中的“examples”文件夹中找不到完全相同的示例。提前致谢马丁
2020-05-22 07:22:09
编解码器模块将数字信号转换为模拟信号格式。请让我知道如何将AC97模块与基于sysgen的设计模块相结合。恐怕我必须使用包括EDK处理器在内的设计程序，我对此并不熟悉。有没有更简单或更快的方法，最多只使用系统生成器或ISE？我为初学者的问题道歉。谢谢。jein
2020-03-06 08:47:56
开始。其中物联网软硬件是很关键的一环，如何将软件和硬件相结合，嵌入式软件系统和硬件系统就需要先了解一下。一、嵌入式硬件系统大多数嵌入式系统的硬件平台。它包括两部分：1、以通用处理器为中心的协议处理...
2021-12-22 06:54:10
时间片调度法的原理是什么？基于μC/OSII时间片调度过程是怎么进行的？如何设计一种优先级和时间片相结合的调度法？
2021-04-27 06:41:33
各位大佬，我在安装System Generator时，跟着教程走，发现在vivado中没有出现System Generator for DSP这个选项，请问是我哪里安装得不对吗？
2023-09-26 21:54:58
当我完成SDx 2017.2的安装时，没有安装System Generator的选项。我正在运行从Xilinx下载的安装程序：https：//www.xilinx.com/member/forms
2019-01-07 10:59:00
最近想做个小车，遇到个问题，就是想将履带和轮子相结合，但是怎么样设计呢？求各位帮忙一下！
2013-01-10 00:07:32
摘要： 嵌入式Linux和Java技术非常适于协同工作，他们的结合预示着下一代嵌入式系统已经开始出现。同时这种组合使开发技术进入一个新的层次，也提供了一个新的配置的选择。在嵌入式Linux操作系统和Java技术相结合的开发环境...
2021-11-04 08:52:21
你好，我叫Joaquín。有人知道，我可以在Matlab / Simulink中使用System Generator创建一个双向（inout）端口。我正在尝试为Xilinx的外部存储器创建一个接口
2019-05-09 14:36:24
最近在使用system generator设计一个rs编码译码的模型，总的思想是在rs编码产生信号后，插入一个误码，然后作为信号源进行解码，看是否能够正常的进行解码，求解是怎么才能把rs编码后的信号存储起来作为信号源
2016-07-20 20:13:59
怎样去设计FFD和RFD相结合的链状拓扑结构？如何去实现公交车报站功能？如何去实现公交车辆定位？
2021-05-20 06:13:38
怎样才能使JTAG边界扫描与功能测试相结合
2021-05-06 07:56:42
智能小车如何与机械臂相结合？
2021-12-27 06:15:24
有用Xilinx的system generator做图像处理的嘛？求交流 。我正在用这个做图像处理，已经用了3个月了，在做一些算法，遇到一些困难，求一起交流学习。发现用这个开发的人真不多啊。
2014-05-09 14:57:21
做的一个简单的状态机与枚举相结合的程序，挺简单的。
2018-08-15 08:06:07
本帖最后由 eehome 于 2013-1-5 10:01 编辑
EDA先锋工作室的精品书籍，国内少有的系统讲述FPGA设计和验证的好书，特别是验证部分很精华，现在和大家分享，同时附上本书的实例源代码和Verilog HDL语法国际标准。
2011-08-02 14:54:41
将模拟鉴相器输出与频率牵引输出相结合的方法
2019-09-26 09:00:59
xilinx公司的网络教程“利用 System Generator 进行 DSP 设计”谁有？上传一份给小弟吧
2013-03-14 12:17:03
以前，我们有Matlab 2006a和ISE 8.2i，并且正在使用System Generator。我们不得不重新安装Matlab 2006a以启用新的工具箱，但现在Simulink中没有
2018-11-19 14:42:56
介绍模拟峰值电压的检测方式，叙述基于Verilog-HDL 与高速A/D转换器相结合所实现的数字式快速轴承噪声检测方法， 给出相关的Verilog-HDL 主模块部分。
2009-04-16 10:53:02
22 镶钢套与涂抹环氧塑料相结合修复曲轴轴头
2009-05-21 14:51:1525 介绍模拟峰值电压的检测方式，叙述基于Verilpg-HDL与高速A/D转换器相结合所实现的数字式快速轴承噪声检测方法，给出相关的Verilpg-HDL主模块部分。
2009-07-18 10:30:0614 本文首先介绍RVM验证方法学和覆盖率驱动技术，然后详细分析如何使用结合覆盖率驱动技术的RVM验证方法学对SOC(System On Chip)进行完备的功能验证, 最
2009-09-05 08:53:0015
采用Gardner算法，对QPSK调制解调系统中的位同步系统进行设计与实现，大大提高了系统性能和资源利用率。重点阐述采用FPGA开发环境System Generator系统设计工具进行位同
2010-07-21 16:12:4026 摘要：介绍模拟峰值电压的检测方式，叙述基于Verilog-HDL与高速A/D转换器相结合所实现的数字式快速轴承噪声检测方法，给出相关的Verilog-HDL主模块部分。
2009-06-20 15:14:00
867 
深入了解赛灵思System Generator中的时间参数
基于模型的设计(MBD)因其在缩小实时系统抽象的数学建模和物理实现之间差距方面的光明前景而备受关注。通过使用相同的
2009-12-29 11:40:301300 
该设计是基于System Generator设计平台,在Matlab／Simulink环境下搭建系统模型,再进行功能仿真和验证,完成QPSK调制器的设计。仿真结果表明,所设计的调制器能产生正确QPSK波形,达到了预期效果
2011-10-17 16:10:5165 本书以实例讲解的方式对HDL语言的设计方法进行介绍。全书共分9章，第1章至第3章主要介绍了Verilog HDL语言的基本概念、设计流程、语法及建模方式等。
2012-11-28 13:32:57943 Xilinx公司推出的DSP设计开发工具System Generator是在Matlab环境中进行建模，是DSP高层系统设计与Xilinx FPGA之间实现的桥梁。在分析了FPGA传统级设计方法的基础上，提出了基于System Generator的
2013-01-10 16:51:2458 动静态相结合LED显示【Ｃ语言版】动静态相结合LED显示【Ｃ语言版】动静态相结合LED显示【Ｃ语言版】动静态相结合LED显示【Ｃ语言版】
2015-12-29 15:51:460 本章介绍了如何编写测试验证程序(test bench)。测试验证程序用于测试和验证设计的正确性。Verilog HDL提供强有力的结构来说明测试验证程序。verilog相关教程材料，有兴趣的同学可以下载学习
2016-04-25 16:09:3217 Xilinx FPGA工程例子源码：System Generator的设计实例
2016-06-07 14:41:5722 设计与验证，很不错的一本书，《设计与验证》以实例讲解的方式对HDL语言的设计方法进行介绍。全书共分9章，第1章至第3章主要介绍了Verilog HDL语言的基本概念、设计流程、语法及建模方式等内容
2016-10-10 17:04:40566 环境 Matlab 2014 a Vivado 2014.4 System generator 2014.4 实现步骤 1、模型搭建与仿真 在simulink环境下工程搭建如下 图3 四路加
2017-02-08 01:10:08473 
最新版System Generator支持快速开发和实现基于All Programmable FPGA、SoC和MPSoC的无线电设计 赛灵思日前宣布推出高级设计工具System Generator
2017-02-09 01:23:41279 在这个简短的网络研讨会上，来自 MathWorks® 的工程师演示了如何使用 MATLAB® 、 Simulink® 和 HDL Coder™ 实现和验证高性能 FFT （针对
2017-02-09 02:26:11268 一直都在System Generator下做图像处理相关的算法，感觉SysGen挺强大的，前几天突发奇想，能否直接用SysGen实现数据的通信呢，毕竟一句HDL代码都不写对于做FPGA的人来说却是很有吸引力的。
2017-02-10 19:51:112618 
前一阵一直在忙，所以没有来得及写博文。弄完杂七杂八的事情，又继续FPGA的研究。使用Verilog HDL语言和原理图输入来完成FPGA设计的方法都试验过了，更高级的还有基于System Generator和基于EDK/Microblaze的方法。
2017-02-11 03:10:118192 
System Generator是Xilinx公司进行数字信号处理开发的一种设计工具，它通过将Xilinx开发的一些模块嵌入到Simulink的库中，可以在Simulink中进行定点仿真，可是设置
2017-02-11 11:53:113778 
system generator是xilinx公司的系统级建模工具，它是扩展mathworks公司的MATLAB下面的simulink平台，添加了XILINX FPGA专用的一些模块。加速简化了FPGA的DSP系统级硬件设计。
2017-02-11 19:21:337386 
利用System Generator软件平台，实现基于模块化建模方法的变换器建模，并简化语言编写控制系统的复杂过程。研究了从MATLAB-Xilinx环境中导出使用模块化建模方法搭建的控制算法。通过
2017-11-15 14:31:344985 
现在的FPGA算法的实现有下面几种方法： 1. Verilog/VHDL 语言的开发 ; 2. system Generator; 3. ImpulsC 编译器实现从 C代码到 HDL 语言； 4.
2017-11-17 14:29:067298 在FPGA平台上应用System Generator工具实现了高精度频率估计Rife算法。不同于传统的基于HDL代码和IP核的设计方法，采用System Generator工具可以使复杂算法
2017-11-18 09:01:512208 
Xilinx System Generator 是专门为数字信号算法处理而推出的模型化设计平台，可以快速、简单地将DSP系统的抽象算法转换成可综合的、可靠的硬件系统，弥补了大部分对C语言以及Matlab工具很熟悉的DSP工程师对于硬件描述语言VHDL和Verilog HDL认识不足的缺陷。
2018-07-19 09:32:003716 
PLD/FPGA 常用开发软件System Generator 9.10。 业内领先的高级系统级FPGA开发高度并行系统。
2017-11-26 11:34:5612 采用System Verilog语言设计了一种具有层次化结构的可重用验证平台，该平台能够产生各种随机、定向、错误测试向量，并提供功能覆盖率计算。将验证平台在Synopsys公司的VCS仿真工具上运行
2018-01-12 11:28:242379 
本视频产品演示介绍了 Xilinx 系统生成器（System Generator）和 Xilinx ISE® 项目浏览器（Project Navigator）设计环境之间的新整合。
2018-06-06 13:46:003024 
了解如何将Vivado HLS设计作为IP模块整合到System Generator for DSP中。
了解如何将Vivado HLS设计保存为IP模块，并了解如何将此IP轻松整合到System Generator for DSP的设计中。
2018-11-20 05:55:002940 了解如何在System Generator中使用多个时钟域，从而可以实现复杂的DSP系统。
2018-11-27 06:42:003450 了解如何使用Vivado System Generator for DSP进行点对点以太网硬件协同仿真。
System Generator提供硬件协同仿真，可以将FPGA中运行的设计直接整合到Simulink仿真中。
2018-11-23 06:02:004262 System Generator 数字上下变频 (DUC/DDC)模块集的易用性大幅提升，使得更加便于无线算法开发。这些新型模块还添加了有助于加速验证和编译运行时间的增强功能，所有这些模块提供了七八种参数设置。
2019-07-31 09:22:492293 ），这里的D也是描述的首字母。 也就是说，HDL的D，是描述的意义。HDL也就是硬件描述语言。 2. 为了支持Soc的验证，支持数模混合，新的System Verilog加入了HVL（Hardware Verification Language），即硬件验证语言。 3. 合并之前的硬件描述语言功能，称为
2021-04-15 15:44:022773 mysql的安装-与php、Apache相结合(深圳核达中远通电源技术有限公司 产品功能用途)-文档为mysql的安装-与php、Apache相结合总结文档，是一份不错的参考资料，感兴趣的可以下载看看，，，，，，，，，，，，，，，，
2021-09-18 16:33:3320 本篇博文是面向希望学习 Xilinx System Generator for DSP 入门知识的新手的系列博文第一讲。其中提供了有关执行下列操作的分步操作方法指南。
2022-02-16 16:21:361578 
如何使热插拔与电子熔丝相结合
2022-11-03 08:04:330 本文使用Easier UVM Code Generator生成包含多个agent和interface的uvm验证环境。
2023-06-06 09:13:02584
正在加载...
电子发烧友App
工商网监
评论