发展重点和关键技术 - 我国集成电路产业现状及其发展趋势

　　3 发展重点和关键技术

　　由于集成电路产品是所有技术的最终载体，是一切研究成果的最终体现，是检验技术转化为生产力的最终标志，所以，产品是纲，技术是目，必须以两个核心产品为龙头，带动两组产品群的开发。利用CPIJ技术开发与之相关的MPU（微处理器）、MCU（微控制器）、DSP（数字信号处理器）等系列产品；利用3C芯片组的技术开发与之相关的DVD、HDTV、数码相机、数码音响等专用集成电路系列产品。因此，未来一段时期，我国应该开发研究以下关键技术。

　　（1）亚100纳米可重构SoC创新开发平台与设计工具研究。当前，集成电路加工已进入亚100纳米阶段，与其对应的设计工具尚无成熟产品推向市场，而我国EDA工具产品虽与世界先进水平存有较大差距，但也具备了20多年的技术储备和经验积累，开发亚100纳米可重构SoC创新开发平台与设计工具是实现我国集成电路产业跨越式发展的重要机遇。

　　该项目主要内容包括：基于亚100纳米工艺的集成电路设计方法学研究与设计工具开发、可重构SoC创新开发平台技术与IP测评技术研究、数模混合与射频电路设计技术研究与设计工具开发等。

　　（2）SoC设计平台与SIP重用技术。基于平台的SoC设计技术和硅知识产权（SIP）的重用技术是SoC产品开发的核心技术，是未来世界集成电路技术的制高点。

　　项目主要内容包括：嵌入式CPU、DSP、存储器、可编程器件及内部总线的SoC设计平台；集成电路IP的标准、接口、评测、交易及管理技术；嵌入式CPII主频达IGHz，并有相应的协处理器；在信息安全、音视频处理上有10~12种平台；集成电路IP数量达100种以上等。

　　（3）新兴及热门集成电路产品开发。项目主要内容包括：64位通用CPU以及相关产品群、3C多功能融合的移动终端芯片组开发（802.11协议）、网络通信产品开发、数字信息产品开发、平面显示器配套集成电路开发等。

　　（4）10纳米1012赫兹CMOS研究。项目的研究对象为特征宽度为10nm的CMOS器件，主要内容有：Silicon on Insulator（SOI）技术、双栅介质结构（Double Gate Structure）技术、应变硅衬底（Strained Si）技术、高介电常数栅介质技术（High-k）、金属电极技术（Metal Gate）、超浅结形成技术（Ultra Shallow Junction）、低介电常数介质材料（low-K）的选择、制备及集成、铜互联技术的完善、CMP技术、清洗技术等。

　　（5）12英寸90/65纳米微型生产线。项目主要内容有：等离子体氮化栅SiON薄膜（等效膜厚《1.5nm）的形成工艺；Hf02、Zr02等新型高介电常数（high-K）棚介质的制备方法、high-K/Si界面质量控制、high-K栅介质的稳定性和可靠性，探索金属栅新结构的制备工艺，获得适用于65nm CMOS制造的新型栅叠层（gate stack）结构技术；超浅结形成技术、Co-Ni系自对准金属硅化物接触互连技术结合Si/SiGe选择外延技术，探索提升源漏新结构的制备方法、形成超低接触电阻率金半接触体系，获得适用于纳米CMOS制造的新型超浅结和自对准金属硅化物技术；多晶SiGe电极的形成方位，获得低耗尽多晶栅电极、低阻抗的栅电极形成技术；研究铜/低介电常数介质（Cu/low-K）制备方法、low-K的稳定性及可加工性、Cu/low-K界面可靠性和质量控制，获得适用于纳米CMOS器件的后端互连技术等。

　　（6）高密度集成电路封装的工业化技术。项目主要内容包括：系统集成封装技术、50微米以下的超薄背面减薄技术、圆片级封装技术、无铅化产品技术等。

　　（7）SoC关键测试技术研究。项目主要内容包括：通过5~10年，在国内建立若干个支持千万门级、1GHz、1024Pin的SoC设计验证平台和生产测试平台；SoC设计一测试自动链接技术研究；DFT的测试实现和相关工具开发；高频、高精度测试适配器自主设计技术g测试程序设计方法及建库技术；关键测试技术研究；SoC产业化测试关键技术研究等。

　　（8）直径450mm硅单晶及抛光片制备技术。根据国际半导体发展指南预测，直径450mm硅单晶及抛光片将有可能在2016年左右投入应用，成为30Omm之后大规模应用的硅片。预计届时DRAM的线宽将达到22nm，对硅抛光片的质量将达到前所未有的高度，比如，硅片的局部平整度要≤22nm，每片大于11nm的表面颗粒≤95个，晶体缺陷（氧化层错）密度≤0.2个/cm2.这些都将对现有硅片加工技术提出挑战，需要研发大量的创新性技术，从而将带动整个精细加工技术的发展和进步，而450mm硅片的开发和应用将带动整个微电子领域的跨越式发展。以每个DRAM芯片预计面积238mm2记，每片硅片上将可以生产500个以上的芯片，这将大大提高生产效率，其应用范围将十分广泛。

　　（9）应变硅材料制备技术。应变硅的电子和空穴迁移率明显高于普通的无应变硅材料，其中以电子迁移率提高尤为明显。以Si0.8Ge0.2层上的应变硅为例，其电子迁移率可以提高50%以上，这大大提高了NMOS器件的性能，对高速高频器件来说有至关重要的作用。对现有的许多集成电路生产线而言，如果采用应变硅材料，则可以在基本不增加投资的情况下使生产的IC性能明显改善，还可以大大延长花费巨额投资建成的IC生产线的使用年限。

　　目前有希望在未来几年内获得应用的应变硅材料是采用应变Si/SiGe/Si02（SOI）结构：在无应变的SiGe层上的Si层因二者间品格参数的差异而形成应变硅，下面的Si02可以起到电学隔离作用，这是浅结（全耗尽）器件所必须的。预计到2010~2013年，SiGe层中Ge的摩尔含量可以做到10%~20%，应变硅的电子迁移率可以比无应变硅提高约30%~70%.

　　（10）60纳米节点刻蚀设备（介质刻蚀机）。项目主要内容：要求各向异性刻蚀，刻出符合CD偏差要求的线条；刻蚀剖面（Etch Profile）接近900;大面积片子上要保持均匀他密集线条与孤立线条要求刻蚀速率的一致，即要求小的微负载效应；在栅刻蚀中避免将栅刻穿，要求不同材料的刻蚀速率要大，即选择比较大；为了保持各向异性刻蚀的剖面，刻蚀过程中要形成侧壁钝化，并要考虑刻蚀后的清除；要提高刻蚀成品率必须设法降低缺陷密度和缺陷尺寸；要解决所谓天线效应造成的Plasma电荷积累损伤；对刻蚀残留物要解决自清洗问题，以提高二次清洗间平均间隔时间（MTBC）和缩短清洗和恢复平均时间（MTTCR）以提高开机时间需要解决新一代光刻胶带来的线条边缘粗糙度问题，等一系列新问题。而对于大生产设备而言，还要解决生产率，重复性、成品率，耐久性、可靠性、安全环保和较大的工艺窗口等诸多问题。

　　（11）60纳米节点曝光设备（F2准分子激光曝光机）。F2准分子激光步进扫描机将从70nm介入，可引伸到50nm，因此它涵盖了60nm技术节点，与下一代曝光（NGL）比，最为重要的是可在大气下工作，而NGL都要在真空中进行。据SEMATECH比较，157成本比EUV低，而产量比它们高，157是光学曝光技术平台的延伸，更能为用户接受，157的研发可借用很多193机的部件，157机的成本约$2000万/台。现在ASML公司和SVGL公司合并后与Carl Zeiss， AMD， Motorola， Philips，TSMC等公司宣布2003年推出生产型157nm曝光机，分辨率为70nm，预计在2004年包括抗蚀剂、掩模、工艺及设备本身将完全成熟，在2005年后可能承担大量生产的工艺任务，若增加分辨率增强技术（RET）就能够做到50nm工艺。157nm的设备根据SVGL设计共18个部件，其中需要6个新部件，他们是曝光光源、光束传输系统、照明光学系统、剂量/曝光量控制、投影光学和环境控制系统。从材料上讲，用CaF2材料制作的分束器立方体的单晶和制造是十分关键的问题，SVGL已发展出了15寸CaF2大单晶键。此外窄带宽激光器、折反射光学系统等关键技术问题均有待突破。