Cadence Incisive 13.2平台为 SoC 验证性能和生产率设定新标准

　　【中国，2014年1月16日】——全球电子设计创新领先企业Cadence设计系统公司（NASDAQ： CDNS）今天发布了新版 Incisive® 功能验证平台，再一次为整体验证性能和生产率设定新标准。同时应对知识产权（IP）模块级到芯片级及片上系统（SoC）验证的挑战，Incisive13.2 平台通过两个新的引擎及附加的自动化功能，把仿真性能提升了一个数量级来加速SoC验证的收敛。

　　对于IP模块级到芯片级的验证，具有以下提升：

　　· Incisive Formal Verifier和 Incisive Enterprise Verifier中的新的Trident引擎对形式分析的性能提升最高达20倍

　　· Incisive Enterprise Simulator中新的约束引擎提高 UVM 和 SystemVerilog testbench 仿真速度及在Palladium® 平台的仿真加速速度最高达10倍

　　· Incisive Debug Analyzer中的对 SystemVerilog 新的支持功能结合独有的 UVM 调试功能和 Incisive 企业仿真器（IES）中 SimVision 调试环境下对探测功能的优化可以降低数据库大小达 10 倍

　　· 新的 IEEE 1647 e 无需仿真的单元测试，可减少测试平台代码调试时间达30%

　　对于 SoC 验证，具有以下提升：

　　· Incisive Enterprise Simulator和Incisive Enterprise Verifier中对X-propagation的全面支持可提高 SoC 复位，低功耗仿真速度达 5 倍

　　· Incisive 数字混合信号中针对 SystemVerilog IEEE 1800-2012 实数建模支持的新功能选项可提高混合信号仿真速度超过 100 倍。

　　“我们必须用有限的资源面对不断增长的验证挑战。”安霸公司（Ambarella， Inc.）工程部门副总裁 Chan Lee 指出：“2013 年，我们通过采用X-propagation，帮助我们显著的加快针对复位的仿真性能。Incisive 验证平台提供的附加自动化功能有助于提高我们的验证生产率。”

　　“验证工程师面临时间和强大验证性能需求方面的压力。Incisive 13.2 不但解决了这些问题，同时还超越了每秒原始时钟所赋予的内涵，囊括从Formal Apps、调试到度量指标的分析来加速验证过程的收敛。自动化与集成的结合为我们的客户提供真正的收益，从而减轻 SoC 验证的压力。” Cadence高级验证解决方案研发副总裁 Andy Eliopoulos 说。