EDA工具的机遇与挑战,来自集成电路的新机会

自杰克基尔比在1958年发明集成电路以来，这种高集成度的电子元器件在全球掀起了一场信息科技革命，整个社会生活也在这个“小东西”的推动下产生了颠覆性的变化。而伴随着终端需求的提升，下游也开始反推集成电路产业进步，进而激发下游的新一轮创新。在这种相互相成的推动下，人类的生活越来越智能，集成电路所带动的半导体产业也逐渐壮大，成为全球经济中的一个重要组成部分。

根据ICinsights的统计数据显示，全球半导体产业的营收在2017年达到了4450亿美元，较之2016年有了22%的增长，这主要得益于存储等器件在过去两年的迅猛增长，展望未来，也会有更上一层的表现。Cadence公司的首席执行官、华登国际创始人陈立武在日前举办的Cadence中国用户大会CDNLive 2018大会上也表示，在人工智能等新兴应用的推动下，半导体产业，尤其是中国半导体将大有可为。

集成电路市场的新机会

在接受半导体行业观察等媒体采访的时候，陈立武激动地说：“现在的机会太多了，正是干半导体的好时候。如果我年轻二十岁，一天有48小时工作都是不够的”。而他所说的机会就在人工智能等应用推动下的技术新时代。

众所周知，过去十年，在智能手机的推动下，无论是集成电路芯片供应商还是终端的品牌商，都发生了翻天覆地的变化，半导体产业也在过去十年获得了巨大的成长。但进入了最近几年，以人工智能为首的终端新潮流将会成为整个产业链发展的新动能。

在CDNLive 2018开幕演讲上，陈立武指出，人工智能、5G、边缘计算、数据中心和自动驾驶将会成为半导体发展的下一个重要推手。

近年来，由于深度学习算法精度的提升，人工智能在过去几年获得了高速的发展。无论是传统的芯片大厂、互联网公司，或者是新兴的企业，都在人工智能领域压下了重注，这些公司月围绕着人工智能的软件、硬件和服务等方向开始了新一轮的角逐，同时也带动了人工智能产业的投资增长。据陈立武介绍，过去几年投入到人工智能领域的VC资金迅猛增长，在去年更是超过了120亿美元。这势必会推动包括芯片在内的硬件的发展。

拆解人工智能的产业链，训练和推断是最重要的两部分组成。所谓训练是基于大部分的数据，通过大量的运算，让神经网络模型“学习”，而推断则是让已经训练好的神经网络模型从新数据中推断各种结论。而在这个过程中，则需要云端训练芯片和端侧的推断芯片，这就是半导体行业的机会。

但我们可以看到，现在的云端训练芯片市场，基本都是被英伟达的GPU垄断，其他包括Google、微软或者亚马逊等公司，在这个市场也只不过是有针对的优化。而在端侧芯片，现在则涌现出了大量的机会，传统和新兴的芯片公司也在这个市场上集中厮杀，尤其是在中国，这个市场几乎已经进入到了白刃战的阶段。在陈立武看来，如何做到低功耗，是这些终端AI芯片能否突围而出的一个关键点。

其他无论是边缘计算、5G、自动驾驶和数据中心，带来的机会也不言而喻的。最重要的是这些终端不是单一作用，而是一起围绕着运算、数据和通信这三个领域，一起为半导体产业创造机会。而在众多的机会中，陈立武尤其看好硅光、量子计算、神经形态计算和纳米管这些新兴的突破性技术，他认为这将会是未来增长的推动器。

技术面临的新挑战

过去几十年，集成电路的集成度有了质的的变化。杰克基尔比在1958年推出的的第一颗集成电路，就是是把一个小锗片粘在一个glass slide上。作为对比，华为去年推出的Kirin 970则集成了高达55亿个集体管。而这则是摩尔定律指导下的集成电路发展的成果。

英特尔共同创始人戈登摩尔在1965年发表的文章《让集成电路填满更多的组件》文章中预言，半导体芯片上集成的集体管和电阻数量将每年增加一倍，这个预言就是后世集成电路从业者所尊奉的摩尔定律。到了1975年，基于当时集成电路发展的现状，摩尔将这个事件调整为18个月。时至今日，虽然Intel一直在强调，摩尔定律持续有效，但在业界很多人看来，摩尔定律正在消亡。

行业内的人都知道，设计者为了推动芯片集成度的增加是通过晶体管微缩实现的，但随着制造工艺推进到7nm，芯片设计难度日益增加，且集成电路一直依仗的硅材料的局限也开始凸显，这就给材料、设计和EDA工具供应商带来了新的挑战。

华为海思平台与关键技术开发部部长夏禹女士在CDNLive 2018大会上也表示，在过去，海思一直紧跟摩尔定律，按工艺节奏复合演进，为云端和终端设备提供更多的算力、更宽的带宽和更低的功耗，但他们发现，现在的挑战也是日益严峻。

夏禹指出，这一方面与现在的摩尔定律已经不再是曾经的摩尔定律有关。她认为，现在的芯片集成度并没有严格按照周期增加。因此从某种程度看，这个定律现在只是一个抵抗通货膨胀的工具。再加上芯片的性能也不仅仅和晶体管有关，连线和功耗密度的作用也不能忽视，这就使得提升芯片性能需要考虑更多；另一方面，随着各种不同终端的流行，需求的增加，制程工艺的演进，芯片面对的设计、验证和仿真问题，也是前所未见的。

EDA工具面临的机遇与挑战

“以模拟电路的仿真为例，在过去几十年的发展中，SoC中模拟部分的重要性日益提升，但EDA厂商在相应的仿真上面的提升不够明显，明显落后于逻辑器件，这就给他们现在的设计带来了明显的影响”，夏禹举例说。

她同时指出，现在的摩尔定律已经不再能满足ICT的需求了，业界需要往“More than Moore”方向探索。在她看来，只有往这个路线走，才能达成5000亿晶体管、超高带宽和600W以上功耗的芯片的设计目的。

More than Moore是产业界对集成电路未来发展提出的三大解决方案之一（另外两者是More Moore和Beyond CMOS），主要做的是发展在之前摩尔定律演进过程中所谓开发的部分，也就是给通过探索晶体管微缩之外的芯片性能提升、改进封装技术提高集成度和拓展新功能来让芯片性能继续往下提升。但这些芯片的设计，毫无疑问会给相关供应商带来新的课题。

除此之外，越来越多的系统厂商开始涉足芯片设计，也给产业链带来更多的机会与挑战。

厂商的应对之法

对于现在的集成电路新形势，产业链的不同公司有不同的观点，也有不同的努力方向。例如无论是芯片设计、新材料、封装和架构，都有不少的公司投入其中。从EDA这个领域来看，Cadence也正在一步步转变，迎接即将到来的新时代。而这其实也是他们过去几年一直在做的事情。

按照陈立武介绍，Cadence在过去几年一直把自己称之为一个系统设计公司，这是他们因应现现在芯片设计系统化的趋势。他表示，Cadence不仅仅是做EDA平台，他们想做的是一个SDE（系统设计实现）平台，当中除了IP和安全等芯片相关的东西，封装和系统集成等方面也是他们需要重点考虑的。这是他们看到系统公司对半导体和系统配合的需求而做出的决定。他表示，过去那么多年来，Cadence无论是开发技术，或者是收购公司，都是基于客户的需求而做出的决定，这也是他们在过去多年一直经营Cadence的一个逻辑。

针对不同的方向，Cadence也有不同的应对之法。陈立武表示，在AI方面，Cadence在工具和IP方面，把性能做了提升；在5G，尤其是RF方面，他们也针对这些设计挑战做了产品的改良。谈到上面华为夏禹提到的模拟仿真问题，Cadence公司全球副总裁石丰瑜表示，模拟在很多人看来，很像一门艺术，虽然很多方面推进很困难，但还是EDA厂商在上面还是取得了不错的进步。

“譬如在模拟仿真方面，大家都知道现在的SPICE很准，但是不够快。因此就需要Fast SPICE，但是快又带来了不准的问题，这就需要开发者去平衡快和准的问题，为此我们笼络了一大批模拟仿真方面的世界级高手，比如我们公司总裁Anirudh Devgan，他自己本身就是世界级的模拟仿真高手，我们一起去搭建针对不同场景的方案去解决其面对的问题”，石丰瑜说。

经过多年的发展，Cadence在IC设计、PCB设计和系统设计方面都推出了不少的产品，为相关的设计者提供了更快捷方便的解决办法。在针对芯片设计方面，他们在过去几年推出了全新的下一代工具，大幅提高生产力并加速设计进程，可帮助数字芯片设计工程师加快实现从前端设计到最终硅产品签核收敛的整个设计周期。

面向未来的集成电路，他们还做出了EDA上云端的商业模式和方案，并加入美国DARPA推动的“电子复兴计划”，加速电子设计的创新。

陈立武告诉记者，EDA上云端，不但可以解决芯片创业者的获取EDA工具成本的问题，也能解决某些芯片大企业临时使用某些工具的问题。同时还可以利用云端庞大的运算能力，解决仿真耗时的问题，这是一个双赢的决定。这个方案目前已获得了20多个客户的认可。

至于电子复兴计划，则是美国为DARPA为了解决迫在眉睫的工程设计和经济成本提出的计划，Cadence参与的是其六个新项目之一的IEDA项目。Cadence方面表示，其创建的MAGESTIC项目将赋予设计过程更高水平的自主权，开发真正由设计意图驱动的产品，为系统设计实现奠定基础。其中先进的机器学习算法、7nm以下芯片设计的支持、布线和设备自动化等都是这个项目的关注点。

陈立武表示，正是因为海思这些客户对高性能产品的追求，才推动了Cadence公司和产品发展到现在这一步，这也是我们动力的源泉，我们也会持之以恒的接受他们的挑战，改良我们的产品。我希望更多的大学生能够进入到EDA这个产业，跟我们一起推动行业的创新。陈立武补充说。

现在，Cadence已经和TSMC等厂商一起将工艺制程推到了7nm，在5nm上面也有了推进。甚至在3nm方面，他们也和比利时的IMEC实现了业界首款3nm测试芯片的成功流片。在这些厂商的努力下，我们对集成电路的未来依然充满着信心。